Top > Search of Japanese Patents > METHOD AND DEVICE FOR EVALUATING ATOMIC VACANCY IN SILICON WAFER SURFACE LAYER

METHOD AND DEVICE FOR EVALUATING ATOMIC VACANCY IN SILICON WAFER SURFACE LAYER meetings

Patent code P140010669
File No. S2014-0117-N0
Posted date Jun 25, 2014
Application number P2013-232352
Publication number P2014-168042A
Patent number P6291797
Date of filing Nov 8, 2013
Date of publication of application Sep 11, 2014
Date of registration Feb 23, 2018
Priority data
  • P2013-017810 (Jan 31, 2013) JP
Inventor
  • (In Japanese)後藤 輝孝
  • (In Japanese)根本 祐一
  • (In Japanese)金田 寛
  • (In Japanese)赤津 光洋
  • (In Japanese)三本 啓輔
Applicant
  • (In Japanese)国立大学法人新潟大学
Title METHOD AND DEVICE FOR EVALUATING ATOMIC VACANCY IN SILICON WAFER SURFACE LAYER meetings
Abstract PROBLEM TO BE SOLVED: To provide a novel method and a device for evaluating an atomic vacancy in a silicon wafer surface layer.
SOLUTION: A method for evaluating an atomic vacancy in a silicon wafer surface layer includes: an element formation step of forming a pair of comb-shaped electrodes 31, 32 having a comb shape, via piezoelectric thin films 29, 30, on the same surface of a silicon specimen 6; a detection step of, while cooling the silicon specimen 6 and applying an external magnetic field thereon, oscillating an ultrasonic pulse from one 31 of the comb-shaped electrodes and receiving the ultrasonic pulse propagating on the surface of the silicon specimen 6 by the other 31 of the comb-shaped electrodes, and thereby detecting a phase difference between the ultrasonic pulse oscillated from the one 31 of the comb-shaped electrodes and the ultrasonic pulse received by the other 32 of the comb-shaped electrodes; and an evaluation step of determining an elastic constant of the surface layer of the silicon specimen 6 on the basis of the phase difference and evaluating an atomic vacancy in the surface layer of the silicon specimen 6 on the basis of a change of an elastic constant relative to temperatures or a change of an elastic constant relative to a magnetic field intensity.
Outline of related art and contending technology (In Japanese)

近年、DRAMやフラッシュメモリに代表される半導体素子(LSI:Large Scale Integration)は、通信機器等の高度化に伴い、多機能化、高品質化が進むとともに、携帯電話、携帯音楽プレイヤー、スマートフォンなどの普及によって、需要が急速に増加している。これに対応して、半導体素子の材料であるシリコンウェーハの需要も急速に増加しており、今後も増加すると予想される需要に対応するべく、高品質のシリコンウェーハを効率的に生産することができる技術が求められている。

因みに、半導体産業において、シリコンウェーハは、一般的にチョクラルスキー法(CZ法)やフロートゾーン(FZ法)で製造される。これらの方法で形成されたシリコンウェーハには、一定の割合で格子欠陥が含まれる。この格子欠陥は、主に格子中のシリコン原子1個が抜けた原子空孔と格子の不規則な位置にシリコン原子が入った格子間原子からなる点欠陥である。とくに点欠陥である原子空孔が集合し二次欠陥であるボイドを形成すると、シリコンウェーハを用いて製造するデバイスの電気特性や歩留まりに悪影響を及ぼすことになる。従って、上記したような通信機器等に用いられるいわゆるハイエンド・デバイスの製造には、加工を施したアニールウェーハ、エピタキシャルウェーハ、及び、二次欠陥であるボイドの成長を抑制した完全結晶シリコンウェーハが使われている。

ところが、アニールウェーハは、表面層のボイド欠陥を除去するために、基板ウェーハにアニール処理を施すものである。また、エピタキシャルウェーハは、ウェーハ上に不純物濃度と厚みを精密に制御したエピタキシャル層を形成するものである。すなわち、アニールウェーハ、及び、エピタキシャルウェーハでは、いずれもシリコンインゴットから切り出したシリコンウェーハに対し二次加工をする必要があるので、生産工数が増加することとなり、効率的にシリコンウェーハを生産することは困難である。また、アニールウェーハ、及び、エピタキシャルウェーハでは、大口径のウェーハ上(現在の300mmウェーハや開発が進んでいる450mmウェーハ)へ、上記した二次加工を施すことが困難であるという問題もある。

このような理由から、近年では、2次欠陥であるボイドの成長を抑制し、点欠陥である原子空孔と格子間原子のみとした完全結晶シリコンウェーハが実用化されている。但し、この完全結晶シリコンウェーハにおいても、デバイスの電気特性や歩留りを向上するためには、結晶インゴット内における原子空孔リッチの部分の領域と、格子間原子リッチの部分の領域を判定する必要がある。さらに、一つの原子空孔リッチの部分の領域の中においても、原子空孔濃度の分布をデバイス製造に先だって事前に評価することが必要である。

したがって、点欠陥を制御した高品質CZシリコン結晶インゴットの成長技術の開発には超音波計測による原子空孔濃度の定量評価が必要となっている。上記CZシリコン結晶インゴットをスライスして製造される完全結晶シリコンウェーハ中の原子空孔の存在濃度を超音波計測によって予め評価することで、完全結晶シリコンウェーハを用いたデバイスの製造における特性制御が可能であり、歩留り向上に大きな寄与があると期待されている。

本発明者らのうちの1人は、これまでに超音波計測を用いた原子空孔分析装置を提案している(特許文献1)。この原子空孔分析装置では、シリコン試料に外部磁場を印加し、冷却しながら結晶試料に超音波を通過させて、シリコン試料での超音波音速変化とシリコン試料の冷却温度との関係を示す曲線の急峻な落ち込み量に基づいて、原子空孔濃度を求めるものである。

ところで、デバイス製造ではシリコンウェーハ表層の1~3μmだけを用いているので、半導体産業では、デバイス動作領域を含むウェーハ表層の原子空孔を計測したいとの強い要請がある。しかし、シリコンウェーハ内部の原子空孔濃度とは区分して、シリコンウェーハ表層中の原子空孔を計測する技術は今まで知られていなかった。

Field of industrial application (In Japanese)

本発明は、シリコンウェーハ表層中の原子空孔評価方法及び装置に関する。

Scope of claims (In Japanese)
【請求項1】
 
シリコン試料の同一表面上に対向した一対の表面超音波素子を形成する素子形成工程と、前記シリコン試料を冷却して外部磁場を印加しながら前記表面超音波素子の一方から超音波パルスを発振するとともに前記シリコン試料の表面を伝播した超音波パルスを前記表面超音波素子の他方により受信し、前記表面超音波素子の一方から発振された超音波パルスと前記表面超音波素子の他方により受信された超音波パルスとの位相差を検出する検出工程と、前記位相差に基づき前記シリコン試料の表層の弾性定数Csを求め、温度に対する弾性定数Csの変化又は磁場強度に対する弾性定数Csの変化に基づいて前記シリコン試料の表層中の原子空孔濃度Nを評価する評価工程とを備え、
前記評価工程において、前記シリコン試料の表層の弾性定数Csの低温ソフト化量ΔCs/Csを求め、低温ソフト化量ΔCs/Cs=1×10-4に対して原子空孔濃度N=(1.6±0.2)×1012cm-3が相当することに基いて原子空孔濃度Nを決定することを特徴とするシリコンウェーハ表層中の原子空孔評価方法。

【請求項2】
 
シリコン試料の同一表面上に対向した一対の表面超音波素子を形成する素子形成工程と、前記シリコン試料を冷却して外部磁場を印加しながら前記表面超音波素子の一方から超音波パルスを発振するとともに前記シリコン試料の表面を伝播した超音波パルスを前記表面超音波素子の他方により受信し、前記表面超音波素子の一方から発振された超音波パルスと前記表面超音波素子の他方により受信された超音波パルスとの位相差を検出する検出工程と、前記位相差に基づき前記シリコン試料の表層の弾性定数Csを求め、温度に対する弾性定数Csの変化又は磁場強度に対する弾性定数Csの変化に基づいて前記シリコン試料の表層中の原子空孔濃度Nを評価する評価工程とを備え、
前記評価工程において、前記シリコン試料の表層の弾性定数Csの10~50mKの範囲内における極低温での一定温度で0~10テスラの磁場を印加したときの磁場強度の変化に依存した変化量ΔCs/Csを求め、変化量ΔCs/Cs=1×10-4に対して原子空孔濃度N=(1.6±0.2)×1012cm-3が相当することに基いて原子空孔濃度Nを決定することを特徴とするシリコンウェーハ表層中の原子空孔評価方法。

【請求項3】
 
前記検出工程は、10mK~20Kの温度で行われることを特徴とする請求項1又は2記載のシリコンウェーハ表層中の原子空孔評価方法。

【請求項4】
 
前記検出工程は、0~10Tの磁場強度で行われることを特徴とする請求項1~3のいずれかに記載のシリコンウェーハ表層中の原子空孔評価方法。

【請求項5】
 
前記表面超音波素子は、前記シリコン試料上に形成された圧電薄膜と、この圧電薄膜上に形成された櫛状電極とから形成されたことを特徴とする請求項1~4のいずれかに記載のシリコンウェーハ表層中の原子空孔評価方法。

【請求項6】
 
前記圧電薄膜は酸化亜鉛、窒化アルミニューム又はポリフッ化ビニリデンからなり、前記櫛状電極はAl又はCuからなることを特徴とする請求項5記載のシリコンウェーハ表層中の原子空孔評価方法。

【請求項7】
 
前記シリコン試料は銀板上又は銀フィルム上に貼付されたことを特徴とする請求項1~6のいずれかに記載のシリコンウェーハ表層中の原子空孔評価方法。

【請求項8】
 
シリコン試料の同一表面上に対向した一対の表面超音波素子を形成する素子形成工程と、前記シリコン試料を冷却して外部磁場を印加しながら前記表面超音波素子の一方から超音波パルスを発振するとともに前記シリコン試料の表面を伝播した超音波パルスを前記表面超音波素子の他方により受信し、前記表面超音波素子の一方から発振された超音波パルスと前記表面超音波素子の他方により受信された超音波パルスとの位相差を検出する検出工程と、前記位相差に基づき前記シリコン試料の表層の弾性定数Csを求め、温度に対する弾性定数Csの変化又は磁場強度に対する弾性定数Csの変化に基づいて前記シリコン試料の表層中の原子空孔濃度Nを評価する評価工程とを備え、
前記評価工程において、前記シリコン試料の表層の弾性定数Csの低温ソフト化量ΔCs/Csを求め、低温ソフト化量ΔCs/Cs=1×10-4に対して原子空孔濃度N=(1.6±0.2)×1012cm-3が相当することに基いて原子空孔濃度Nを決定することを特徴とするシリコンウェーハの製造方法。

【請求項9】
 
シリコン試料の同一表面上に対向した一対の表面超音波素子を形成する素子形成工程と、前記シリコン試料を冷却して外部磁場を印加しながら前記表面超音波素子の一方から超音波パルスを発振するとともに前記シリコン試料の表面を伝播した超音波パルスを前記表面超音波素子の他方により受信し、前記表面超音波素子の一方から発振された超音波パルスと前記表面超音波素子の他方により受信された超音波パルスとの位相差を検出する検出工程と、前記位相差に基づき前記シリコン試料の表層の弾性定数Csを求め、温度に対する弾性定数Csの変化又は磁場強度に対する弾性定数Csの変化に基づいて前記シリコン試料の表層中の原子空孔濃度Nを評価する評価工程とを備え、
前記評価工程において、前記シリコン試料の表層の弾性定数Csの10~50mKの範囲内における極低温での一定温度で0~10テスラの磁場を印加したときの磁場強度の変化に依存した変化量ΔCs/Csを求め、変化量ΔCs/Cs=1×10-4に対して原子空孔濃度N=(1.6±0.2)×1012cm-3が相当することに基いて原子空孔濃度Nを決定することを特徴とするシリコンウェーハの製造方法。

【請求項10】
 
前記検出工程は、10mK~20Kの温度で行われることを特徴とする請求項8又は9記載のシリコンウェーハの製造方法。

【請求項11】
 
前記検出工程は、0~10Tの磁場強度で行われることを特徴とする請求項8~10のいずれかに記載のシリコンウェーハの製造方法。

【請求項12】
 
前記表面超音波素子は、前記シリコン試料上に形成された圧電薄膜と、この圧電薄膜上に形成された櫛状電極とから形成されたことを特徴とする請求項8~11のいずれかに記載のシリコンウェーハの製造方法。

【請求項13】
 
前記圧電薄膜は酸化亜鉛、窒化アルミニューム又はポリフッ化ビニリデンからなり、前記櫛状電極はAl又はCuからなることを特徴とする請求項12記載のシリコンウェーハの製造方法。

【請求項14】
 
前記シリコン試料は銀板上又は銀フィルム上に貼付されたことを特徴とする請求項8~13のいずれかに記載のシリコンウェーハの製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2013232352thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close