Top > Search of Japanese Patents > BUS SYSTEM, AND ELECTRONIC DEVICE

BUS SYSTEM, AND ELECTRONIC DEVICE

Patent code P150011339
File No. S2012-0886-N0
Posted date Feb 18, 2015
Application number P2012-178992
Publication number P2014-038394A
Patent number P6066620
Date of filing Aug 10, 2012
Date of publication of application Feb 27, 2014
Date of registration Jan 6, 2017
Inventor
  • (In Japanese)黒田 忠広
  • (In Japanese)田口 眞男
Applicant
  • (In Japanese)学校法人慶應義塾
Title BUS SYSTEM, AND ELECTRONIC DEVICE
Abstract PROBLEM TO BE SOLVED: To provide a bus system capable of performing high speed communication among a plurality of electronic devices connected to a bus line in parallel.
SOLUTION: A bus system includes a plurality of electronic devices connected to a bus line in parallel. The bus system includes a first electronic device that transmits a transmission signal to the bus line via a first directional coupler and a second electronic device that receives the transmission signal transmitted from the first electronic device to the bus line via a second directional coupler from the bus line. The second directional coupler may be disposed between the first directional coupler and either of the termination processing parts of the bus line.
Outline of related art and contending technology (In Japanese)

従来、携帯電話、スマートフォン、通信機能付き超小型ノートPCとも言えるタブレット型の携帯端末などに内蔵されるマザーボードでは、主要な電子装置であるマイクロプロセッサと各種のメモリーなどが多層配線のプリント基板の上に実装されている。プリント基板は例えば4層の配線層を持ち、各種電子装置への電源の供給、制御信号やデータの入出力が行われる。

通信の高速化とともに取り扱うデータ量が増え、電子装置の動作は高速化されるとともに情報量の爆発的増大に対処するため、各電子装置を互いに近接配置する場合がある。例えば、マイクロプロセッサとメモリーを同一のパッケージに入れて両者の物理的距離を近づける場合がある。あるいは、パッケージ内部の配線によって並列64ビットや更に多くの並列ビット数のデータを入出力させる場合もある。

このため、例えば、プロセッサのパッケージは、マイクロBGAと呼ばれるボールグリッドアレーを用い、0.65mmピッチで引き出された100以上(場合によっては数100)の端子を持つことがある。メモリー、例えばNAND型フラッシュメモリーに関しても、48などの多くの端子数が存在することがある。そうすると、マザーボードの配線は、これらのボールグリッドの間を通過させるために細くする必要がある上に、接続しない他の電極のスルーホールを避けるように配線するので、非常に複雑に曲がりくねった形状にならざるを得ない。ところが、信号の高速化を達成するにあたり、曲がりくねった形状は、寄生容量と寄生インダクタンスが多くなって信号の伝搬遅延を生じさせるばかりか、不要な電磁放射現象(EMIという)を引き起こすおそれもある。

また、各電子装置には、電源がほぼ共通に供給され、クロックもクロック発生器から共通に供給され、場合によってはクロックバッファと称するデバイスを介して供給される。一方、ある電子装置(例えばプロセッサ)から他の電子装置(例えばメモリー)にデータを渡す場合において、他の電子装置が複数存在するとき、各電子装置は共通の配線に並列的に接続して配線を簡素化する事が行われてきた。

最も典型的な例は、DRAMのデータバスであり、複数のDRAMが同じバス線に接続されている。装置によってはDRAMとNOR型フラッシュメモリーが同じバス線に接続される場合もある。別の例ではパソコンにあるPCIバスなどである。

このように、各装置を同一の属性をもつデータを用いて共通配線上に接続させることで配線数を少なくするのは自然な考えである。しかしながら、従来の接続方法では、スピード(伝搬信号の最高周波数と同義と考えてよい)の高速化に伴って、共通接続することに問題が出てくることがある。例えば、バス配線上伝搬する信号波形の歪が、そのバス配線に接続する電子装置の数に対応して悪化することである。

このため、近年の高速化されたシステムでは、バス配線構造を取らず、1:1型と称する、1つの電子装置に接続される他の電子装置の数は1つに限る配線方式が取られることがある。特に、1:1型の配線方式の場合、配線本数の爆発的増大に対処するため、高速な差動低振幅直列信号に変換する事が行われることがある。例えばハードディスクのインタフェースであるSCSIは、シリアル型のATAバスであるSATAに置き換えられている。このとき、LVDSと称する低振幅の差動信号を用いて低消費電力化と高速化を同時に達成している。

しかしながら、このような1:1型の配線方式を用いると、複数の電子装置の接続形式は、デイジーチェーンと称する、リピータを介した数珠繋ぎ型の直列接続になる。そのため、比較的大型の電子装置(例えばハードディスクなど)では大きな問題にはならないが、小型の電子装置(SSD:Solid-State Drive)や各種メモリーではこれらを全て直列接続するとリピータの消費電力が問題になる。さらに、リピータを何度も通過すると信号の遅延が問題になることもある。リピータは、受けた信号をその受けたタイミングと同時に送り出すことが出来ず、少なくとも次のクロックに同期して送る必要があるからである。

そして、近年、電子装置間の高速通信を可能にするため、方向性結合器を介して信号を伝送するバスシステムの開発が進んでいる(例えば、特許文献1を参照)。

Field of industrial application (In Japanese)

本発明は、半導体デバイス又は複数の半導体デバイスを組み合わせて構成されたモジュールなどの複数の電子装置が共通のバスに接続される通信技術に関する。

Scope of claims (In Japanese)
【請求項1】
 
バス線に並列に接続された複数の電子装置を備えるバスシステムであって、
前記バス線に第1の方向性結合器を介して伝送信号を送信する第1の電子装置と、
前記第1の電子装置から前記バス線に送信された伝送信号を前記バス線から第2の方向性結合器を介して受信する第2の電子装置とを備え
前記第2の電子装置は、前記バス線に前記第2の方向性結合器を介して伝送信号を送信する装置であり、
前記第1の電子装置は、前記第2の電子装置から前記バス線に送信された伝送信号を前記バス線から前記第1の方向性結合器を介して受信する装置であり、
前記第2の方向性結合器は、前記第1の方向性結合器と前記バス線の一方の終端処理部との間に配置され、
前記第1の方向性結合器は、前記第2の方向性結合器と前記バス線の他方の終端処理部との間に配置され、
前記一方の終端処理部は、前記バス線の一端を抵抗でグランドに終端処理し、前記他方の終端処理部は、前記バス線の他端を抵抗でグランドに終端処理する、ことを特徴とする、バスシステム。

【請求項2】
 
前記第2の方向性結合器は、前記第1の方向性結合器と前記一方の終端処理部との間に配置され且つ前記バス線の一部を構成する第1の導体部と、前記第1の導体部に対置する第2の導体部とを有し、
前記第1の方向性結合器は、前記第2の方向性結合器と前記他方の終端処理部との間に配置され且つ前記バス線の一部を構成する第3の導体部と、前記第3の導体部に対置する第4の導体部とを有する、請求項1に記載のバスシステム。

【請求項3】
 
前記第1の電子装置は、前記第4の導体部の両側から送受信可能であり、
前記第2の電子装置は、前記第2の導体部の両側から送受信可能である、請求項2に記載のバスシステム。

【請求項4】
 
バス線に並列に接続された複数の電子装置を備えるバスシステムであって、
前記バス線に第1の方向性結合器を介して伝送信号を送信する第1の電子装置と、
前記第1の電子装置から前記バス線に送信された伝送信号を前記バス線から第2の方向性結合器を介して受信する第2の電子装置とを備え
前記第2の電子装置は、前記バス線に前記第2の方向性結合器を介して伝送信号を送信する装置であり、
前記第1の電子装置は、前記第2の電子装置から前記バス線に送信された伝送信号を前記バス線から前記第1の方向性結合器を介して受信する装置であり、
前記第2の方向性結合器は、前記第1の方向性結合器と前記バス線の一方の終端処理部との間に配置され、
前記第1の方向性結合器は、前記第2の方向性結合器と前記バス線の他方の開放端との間に配置され、
前記一方の終端処理部は、前記バス線の一端を抵抗でグランドに終端処理する、ことを特徴とする、バスシステム。

【請求項5】
 
前記第2の方向性結合器は、前記第1の方向性結合器と前記一方の終端処理部との間に配置され且つ前記バス線の一部を構成する第1の導体部と、前記第1の導体部に対置する第2の導体部とを有し、
前記第1の方向性結合器は、前記第2の方向性結合器と前記他方の開放端との間に配置され且つ前記バス線の一部を構成する第3の導体部と、前記第3の導体部に対置する第4の導体部とを有する、請求項4に記載のバスシステム。

【請求項6】
 
バス線に並列に接続された複数の電子装置を備えるバスシステムであって、
前記バス線に第1の方向性結合器を介して伝送信号を送信する第1の電子装置と、
前記第1の電子装置から前記バス線に送信された伝送信号を前記バス線から第2の方向性結合器を介して受信する第2の電子装置とを備え
前記バス線は、第1のバス線と第2のバス線とを含み、
前記第1の電子装置は、前記第1のバス線に前記第1の方向性結合器を介して伝送信号を送信し、前記第2の電子装置から前記第2のバス線に送信された伝送信号を前記第2のバス線から第3の方向性結合器を介して受信する装置であり、
前記第2の電子装置は、前記第2のバス線に第4の方向性結合器を介して伝送信号を送信し、前記第1の電子装置から前記第1のバス線に送信された伝送信号を前記第1のバス線から前記第2の方向性結合器を介して受信する装置であり、
前記第2の方向性結合器は、前記第1の方向性結合器と前記第1のバス線の一方の終端処理部との間に配置され、
前記第1の方向性結合器は、前記第2の方向性結合器と前記第1のバス線の他方の終端処理部との間に配置され、
前記第4の方向性結合器は、前記第3の方向性結合器と前記第2のバス線の一方の終端処理部との間に配置され、
前記第3の方向性結合器は、前記第4の方向性結合器と前記第2のバス線の他方の終端処理部との間に配置され、
前記第1のバス線の一方の終端処理部は、前記第1のバス線の一端を抵抗でグランドに終端処理し、前記第1のバス線の他方の終端処理部は、前記第1のバス線の他端を抵抗でグランドに終端処理し、
前記第2のバス線の一方の終端処理部は、前記第2のバス線の一端を抵抗でグランドに終端処理し、前記第2のバス線の他方の終端処理部は、前記第2のバス線の他端を抵抗でグランドに終端処理する、ことを特徴とする、バスシステム。

【請求項7】
 
前記第2の方向性結合器は、前記第1の方向性結合器と前記第1のバス線の一方の終端処理部との間に配置され且つ前記第1のバス線の一部を構成する第1の導体部と、前記第1の導体部に対置する第2の導体部とを有し、
前記第1の方向性結合器は、前記第2の方向性結合器と前記第1のバス線の他方の終端処理部との間に配置され且つ前記第1のバス線の一部を構成する第3の導体部と、前記第3の導体部に対置する第4の導体部とを有し、
前記第4の方向性結合器は、前記第3の方向性結合器と前記第2のバス線の一方の終端処理部との間に配置され且つ前記第2のバス線の一部を構成する第5の導体部と、前記第5の導体部に対置する第6の導体部とを有し、
前記第3の方向性結合器は、前記第4の方向性結合器と前記第2のバス線の他方の終端処理部との間に配置され且つ前記第2のバス線の一部を構成する第7の導体部と、前記第7の導体部に対置する第8の導体部とを有する、請求項6に記載のバスシステム。

【請求項8】
 
バス線に並列に接続された複数の電子装置を備えるバスシステムであって、
前記バス線に第1の方向性結合器を介して伝送信号を送信する第1の電子装置と、
前記第1の電子装置から前記バス線に送信された伝送信号を前記バス線から第2の方向性結合器を介して受信する第2の電子装置とを備え
前記バス線は、第1のバス線と第2のバス線とを含み、
前記第1の電子装置は、前記第1のバス線に前記第1の方向性結合器を介して伝送信号を送信し、前記第2の電子装置から前記第2のバス線に送信された伝送信号を前記第2のバス線から第3の方向性結合器を介して受信する装置であり、
前記第2の電子装置は、前記第2のバス線に第4の方向性結合器を介して伝送信号を送信し、前記第1の電子装置から前記第1のバス線に送信された伝送信号を前記第1のバス線から前記第2の方向性結合器を介して受信する装置であり、
前記第2の方向性結合器は、前記第1の方向性結合器と前記第1のバス線の一方の終端処理部との間に配置され、
前記第1の方向性結合器は、前記第2の方向性結合器と前記第1のバス線の他方の開放端との間に配置され、
前記第3の方向性結合器は、前記第4の方向性結合器と前記第2のバス線の一方の終端処理部との間に配置され、
前記第4の方向性結合器は、前記第3の方向性結合器と前記第2のバス線の他方の開放端との間に配置され、
前記第1のバス線の一方の終端処理部は、前記第1のバス線の一端を抵抗でグランドに終端処理し、前記第2のバス線の一方の終端処理部は、前記第2のバス線の一端を抵抗でグランドに終端処理する、ことを特徴とする、バスシステム。

【請求項9】
 
前記第2の方向性結合器は、前記第1の方向性結合器と前記第1のバス線の一方の終端処理部との間に配置され且つ前記第1のバス線の一部を構成する第1の導体部と、前記第1の導体部に対置する第2の導体部とを有し、
前記第1の方向性結合器は、前記第2の方向性結合器と前記第1のバス線の他方の開放端との間に配置され且つ前記第1のバス線の一部を構成する第3の導体部と、前記第3の導体部に対置する第4の導体部とを有し、
前記第3の方向性結合器は、前記第4の方向性結合器と前記第2のバス線の一方の終端処理部との間に配置され且つ前記第2のバス線の一部を構成する第5の導体部と、前記第5の導体部に対置する第6の導体部とを有し、
前記第4の方向性結合器は、前記第3の方向性結合器と前記第2のバス線の他方の開放端との間に配置され且つ前記第2のバス線の一部を構成する第7の導体部と、前記第7の導体部に対置する第8の導体部とを有する、請求項8に記載のバスシステム。

【請求項10】
 
バス線に並列に接続された複数の電子装置を備えるバスシステムであって、
前記バス線に第1の方向性結合器を介して伝送信号を送信する第1の電子装置と、
前記第1の電子装置から前記バス線に送信された伝送信号を前記バス線から第2の方向性結合器を介して受信する第2の電子装置とを備え
前記バス線は、第1のバス線と、前記第1のバス線の終点側が始点となるように前記第1のバス線に直列に接続された第2のバス線とを含み、
前記第1の電子装置は、前記第1のバス線に前記第1の方向性結合器を介して伝送信号を送信し、前記第2の電子装置から前記第1のバス線に送信された伝送信号を前記第2のバス線から第3の方向性結合器を介して受信する装置であり、
前記第2の電子装置は、前記第1のバス線に第4の方向性結合器を介して伝送信号を送信し、前記第1の電子装置から前記第1のバス線に送信された伝送信号を前記第2のバス線から前記第2の方向性結合器を介して受信する装置であり、
前記第4の方向性結合器は、前記第1の方向性結合器と前記第1のバス線の始点側の終端処理部との間に配置され、
前記第2の方向性結合器は、前記第3の方向性結合器と前記第2のバス線の終点側の終端処理部との間に配置され、
前記第1のバス線の始点側の終端処理部は、前記第1のバス線の始点を抵抗でグランドに終端処理し、前記第2のバス線の終点側の終端処理部は、前記第2のバス線の終点を抵抗でグランドに終端処理する、ことを特徴とする、バスシステム。

【請求項11】
 
前記第4の方向性結合器は、前記第1の方向性結合器と前記第1のバス線の始点側の終端処理部との間に配置され且つ前記第1のバス線の一部を構成する第1の導体部と、前記第1の導体部に対置する第2の導体部とを有し、
前記第2の方向性結合器は、前記第3の方向性結合器と前記第2のバス線の終点側の終端処理部との間に配置され且つ前記第2のバス線の一部を構成する第3の導体部と、前記第3の導体部に対置する第4の導体部とを有する、請求項10に記載のバスシステム。

【請求項12】
 
バス線に並列に接続された複数の電子装置を備えるバスシステムであって、
前記バス線に第1の方向性結合器を介して伝送信号を送信する第1の電子装置と、
前記第1の電子装置から前記バス線に送信された伝送信号を前記バス線から第2の方向性結合器を介して受信する第2の電子装置とを備え
前記バス線は、第1のバス線と、前記第1のバス線の終点側が始点となるように前記第1のバス線に直列に接続された第2のバス線とを含み、
前記第1の電子装置は、前記第1のバス線に前記第1の方向性結合器を介して伝送信号を送信し、前記第2の電子装置から前記第1のバス線に送信された伝送信号を前記第2のバス線から第3の方向性結合器を介して受信する装置であり、
前記第2の電子装置は、前記第1のバス線に第4の方向性結合器を介して伝送信号を送信し、前記第1の電子装置から前記第1のバス線に送信された伝送信号を前記第2のバス線から前記第2の方向性結合器を介して受信する装置であり、
前記第4の方向性結合器は、前記第1の方向性結合器と前記第1のバス線の始点側の開放端との間に配置され、
前記第2の方向性結合器は、前記第3の方向性結合器と前記第2のバス線の終点側の終端処理部との間に配置され、
前記第2のバス線の終点側の終端処理部は、前記第2のバス線の終点を抵抗でグランドに終端処理する、ことを特徴とする、バスシステム。

【請求項13】
 
前記第4の方向性結合器は、前記第1の方向性結合器と前記第1のバス線の始点側の開放端との間に配置され且つ前記第1のバス線の一部を構成する第1の導体部と、前記第1の導体部に対置する第2の導体部とを有し、
前記第2の方向性結合器は、前記第3の方向性結合器と前記第2のバス線の終点側の終端処理部との間に配置され且つ前記第2のバス線の一部を構成する第3の導体部と、前記第3の導体部に対置する第4の導体部とを有する、請求項12に記載のバスシステム。

【請求項14】
 
前記第1のバス線と前記第2のバス線の接続部分に挿入されたリピータ装置を備える、請求項10から13のいずれか一項に記載のバスシステム。

【請求項15】
 
前記第4の導体部の一端及び前記第2の導体部の一端が交流的に接地されている、請求項2に記載のバスシステム。

【請求項16】
 
前記第4の導体部の一端及び前記第2の導体部の一端が開放されている、請求項2に記載のバスシステム。

【請求項17】
 
前記バス線のトラフィックを制御する制御信号が前記複数の電子装置に付与される、請求項1から16のいずれか一項に記載のバスシステム。

【請求項18】
 
前記制御信号を付与するコントローラを備える、請求項17に記載のバスシステム。

【請求項19】
 
前記制御信号は、前記バス線とは別の配線を介して前記複数の電子装置に付与される、請求項17又は18に記載のバスシステム。

【請求項20】
 
前記第1の方向性結合器は、前記第1の電子装置のパッケージに内蔵された導電部と、前記第1の電子装置のパッケージ外の導電部とによって構成され、前記第2の方向性結合器は、前記第2の電子装置のパッケージに内蔵された導電部と、前記第2の電子装置のパッケージ外の導電部とによって構成された、請求項1から19のいずれか一項に記載のバスシステム。

【請求項21】
 
前記第1の電子装置のパッケージに内蔵された導電部及び前記第2の電子装置のパッケージに内蔵された導電部は、リードフレームで形成された、請求項20に記載のバスシステム。

【請求項22】
 
前記第1の電子装置のパッケージに内蔵された導電部及び前記第2の電子装置のパッケージに内蔵された導電部は、半導体チップのメタル配線で形成された、請求項20に記載のバスシステム。

【請求項23】
 
前記第1の電子装置のパッケージに内蔵された導電部及び前記第2の電子装置のパッケージに内蔵された導電部は、半導体チップをマウントするインタポーザの配線で形成された、請求項20に記載のバスシステム。

【請求項24】
 
前記第1の方向性結合器及び前記第2の方向性結合器は、前記第1の電子装置及び前記第2の電子装置が実装されるプリント基板の配線で形成された、請求項1から19のいずれか一項に記載のバスシステム。

【請求項25】
 
前記第1の方向性結合器及び前記第2の方向性結合器は、前記プリント基板の互いに異なる層に形成された配線で形成された、請求項24に記載のバスシステム。

【請求項26】
 
前記第1の電子装置のパッケージ外の導電部は、前記第1の電子装置のパッケージの上面よりも上方に位置し、前記第2の電子装置のパッケージ外の導電部は、前記第2の電子装置のパッケージの上面よりも上方に位置する、請求項20に記載のバスシステム。

【請求項27】
 
前記バス線が形成されている基板にリピータ装置が実装された、請求項20に記載のバスシステム。

【請求項28】
 
前記バス線が形成されている基板に終端抵抗が実装された、請求項20に記載のバスシステム。

【請求項29】
 
前記第1の電子装置を前記第1の方向性結合器毎に備える、請求項1から28のいずれか一項に記載のバスシステム。

【請求項30】
 
前記第2の電子装置を前記第2の方向性結合器毎に備える、請求項1から29のいずれか一項に記載のバスシステム。
IPC(International Patent Classification)
Drawing

※Click image to enlarge.

JP2012178992thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close