Top > Search of Japanese Patents > (In Japanese)ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法

(In Japanese)ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法

Patent code P150012093
File No. AF15-04WO
Posted date Jun 23, 2015
Application number P2014-501328
Patent number P5581464
Date of filing Apr 18, 2013
Date of registration Jul 18, 2014
International application number JP2013061542
International publication number WO2014030389
Date of international filing Apr 18, 2013
Date of international publication Feb 27, 2014
Priority data
  • P2012-185277 (Aug 24, 2012) JP
Inventor
  • (In Japanese)鳥海 明
  • (In Japanese)李 忠賢
Applicant
  • (In Japanese)国立研究開発法人科学技術振興機構
Title (In Japanese)ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法
Abstract (In Japanese)ゲルマニウム層30と、前記ゲルマニウム層上に形成された酸化ゲルマニウムを含む膜32と、前記酸化ゲルマニウムを含む膜上に形成され、酸化シリコンより比誘電率の大きな高誘電体酸化膜34と、を含む絶縁膜と、を具備し、前記絶縁膜のEOTが2nm以下であり、かつ前記絶縁膜上に金属膜としてAuを形成した際の前記金属膜のゲルマニウム層に対する電圧をフラットバンド電圧から蓄積領域側に1V印加したときのリーク電流が10-5×EOT+4A/cm2以下である半導体構造。
Outline of related art and contending technology (In Japanese)

ゲルマニウム(Ge)は、シリコン(Si)に比べ優れた電子物性を有する半導体である。しかしながら、酸化ゲルマニウム(例えばGeO2)が不安定であるため、例えばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を形成する半導体材料としてほとんど用いられていない。

非特許文献1および2においては、ゲルマニウム基板上に酸化ゲルマニウム膜を形成する際に、高圧の酸素ガスを用いることにより、ゲルマニウム基板と酸化ゲルマニウム膜との界面状態を改善することが記載されている。

Field of industrial application (In Japanese)

本発明は、半導体構造およびその製造方法に関し、ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
ゲルマニウム層と、
前記ゲルマニウム層上に形成された酸化ゲルマニウムを含む膜と、前記酸化ゲルマニウムを含む膜上に形成され、酸化シリコンより比誘電率の大きな高誘電体酸化膜と、を含む絶縁膜と、
を具備し、
前記絶縁膜のEOTが2nm以下であり、かつ前記絶縁膜上に金属膜としてAuを形成した際の前記金属膜の前記ゲルマニウム層に対する電圧をフラットバンド電圧から蓄積領域側に1V印加したときのリーク電流密度が10-5×EOT+4A/cm2以下であり、
前記ゲルマニウム層はp型であり、前記ゲルマニウム層内の面電子密度をNs(cm-2)、前記ゲルマニウム層のスプリットCV法を用い求めた電子移動度をμeff(cm2/V・s)としたとき、
Nsが5×1012cm-2以上において、log10μeff>-0.59×log10Ns+10.19であることを特徴とする半導体構造。

【請求項2】
 
前記高誘電体酸化膜は、酸化ハフニウム膜、酸化ジルコニウム膜、酸化アルミニウム膜、酸化イットリウム膜、酸化スカンジウム膜および希土類元素酸化膜の少なくとも1つの膜を含むことを特徴とする請求項1記載の半導体構造。

【請求項3】
 
前記絶縁膜上に金属膜としてAuを形成した際の前記ゲルマニウム層と前記金属膜との周波数が50kHz以上における容量値は、前記金属膜の前記ゲルマニウム層に対する電圧がフラットバンド電圧から反転領域に変化するときに一様に減少する、または一定であることを特徴とする請求項1または2記載の半導体構造。

【請求項4】
 
前記高誘電体酸化膜上にゲート電極を具備することを特徴とする請求項1から3のいずれか一項記載の半導体構造。

【請求項5】
 
Nsが1×1013cm-2以上において、log10μeff>-0.59×log10Ns+10.19であることを特徴とする請求項1から4のいずれか一項記載の半導体構造。

【請求項6】
 
ゲルマニウム層と、
前記ゲルマニウム層上に形成され、エチルアルコールと水が100:5の混合液におけるエッチング速度が0.19nm/分以下であり、かつEOTが2nm以下の酸化ゲルマニウム膜と、
を具備することを特徴とする半導体構造。

【請求項7】
 
前記酸化ゲルマニウム膜上に金属膜としてAuを形成した際の前記ゲルマニウム層と前記金属膜との周波数が50kHz以上における容量値は、前記金属膜の前記ゲルマニウム層に対する電圧がフラットバンド電圧から反転領域に変化するときに一様に減少する、または一定であることを特徴とする請求項6記載の半導体構造。

【請求項8】
 
前記酸化ゲルマニウム膜上に酸化シリコンより比誘電率の大きな高誘電体酸化膜を介さず形成されたゲート電極を具備することを特徴とする請求項6または7記載の半導体構造。

【請求項9】
 
ゲルマニウム層上に、酸化シリコンより比誘電率の大きな高誘電体酸化膜を形成する工程と、
酸素雰囲気、室温での前記酸素の分圧が1気圧より大きくなるような分圧、かつ前記ゲルマニウム層の温度が450℃以上かつ550℃より低い条件において、前記高誘電体酸化膜を介して前記ゲルニウム層を酸化させることにより、前記ゲルマニウム層と前記高誘電体酸化膜との間に酸化ゲルマニウムを含む膜を形成する工程と、
を含むことを特徴とする半導体構造の製造方法。

【請求項10】
 
前記条件は、室温での前記酸素の分圧が10気圧以上となるような分圧、かつゲルマニウム層の温度が520℃以下の条件であり、
前記高誘電体酸化膜と前記酸化ゲルマニウムを含む膜とのEOTは2nm以下であることを特徴とする請求項9記載の半導体構造の製造方法。

【請求項11】
 
前記高誘電体酸化膜は、酸化ハフニウム膜、酸化ジルコニウム膜、酸化アルミニウム膜、酸化イットリウム膜、酸化スカンジウム膜および希土類元素酸化膜の少なくとも1つの膜を含むことを特徴とする請求項9または10記載の半導体構造の製造方法。

【請求項12】
 
前記高誘電体酸化膜にゲート電極を形成する工程を含むことを特徴とする請求項9から11のいずれか一項記載の半導体構造の製造方法。

【請求項13】
 
前記高誘電体酸化膜上にゲート電極を形成する工程を含み、
前記条件は、室温での前記酸素の分圧が10気圧以上となるような分圧、かつゲルマニウム層の温度が520℃以下の条件であり、
前記高誘電体酸化膜は酸化イットリウムであり、
前記高誘電体酸化膜と前記酸化ゲルマニウムを含む膜とのEOTは2nm以下であることを特徴とする請求項9記載の半導体構造の製造方法。

【請求項14】
 
酸素雰囲気、室温での前記酸素の分圧が1気圧より大きくなるような分圧、かつゲルマニウム層の温度が450℃以上かつ550℃より低い条件において、前記ゲルマニウム層の上面を酸化することにより、前記ゲルマニウム層上に酸化ゲルマニウム膜を形成する工程を含むことを特徴とする半導体構造の製造方法。

【請求項15】
 
前記条件は、室温での前記酸素の分圧が10気圧以上となるような分圧、かつゲルマニウム層の温度が520℃以下の条件であり、
前記酸化ゲルマニウム膜のEOTは2nm以下であることを特徴とする請求項14記載の半導体構造の製造方法。

【請求項16】
 
前記酸化ゲルマニウム膜上に酸化シリコンより比誘電率の大きな高誘電体酸化膜を介さずゲート電極を形成する工程を含むことを特徴とする請求項14または15記載の半導体構造の製造方法。

【請求項17】
 
ゲルマニウム層上に、酸化シリコンより比誘電率の大きな高誘電体酸化膜を形成する工程と、
酸素雰囲気、室温での前記酸素の分圧が1気圧より大きくなるような分圧の条件において、前記高誘電体酸化膜を介して前記ゲルニウム層を酸化させることにより、前記ゲルマニウム層と前記高誘電体酸化膜との間に酸化ゲルマニウムを含む膜を形成する工程と、
を含み、
前記ゲルマニウム層を酸化させる温度は、前記分圧が大きくなるにしたがい前記ゲルマニウム層の酸化速度が遅くなるような温度であることを特徴とする半導体構造の製造方法。

【請求項18】
 
酸素雰囲気、室温での前記酸素の分圧が1気圧より大きくなるような分圧の条件において、ゲルマニウム層の上面を酸化することにより、前記ゲルマニウム層上に酸化ゲルマニウム膜を形成する工程を含み、
前記ゲルマニウム層を酸化させる温度は、前記分圧が大きくなるにしたがい前記ゲルマニウム層の酸化速度が遅くなるような温度であることを特徴とする半導体構造の製造方法。

【請求項19】
 
前記酸化ゲルマニウム膜の膜厚は1.2nm以下であることを特徴とする請求項6から8のいずれか一項記載の半導体構造。

【請求項20】
 
前記酸化ゲルマニウム膜の密度は3.73g/cm3より大きいことを特徴とする請求項6から8および19のいずれか一項記載の半導体構造。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2014501328thum.jpg
State of application right Registered
Reference ( R and D project ) CREST Research of Innovative Material and Process for Creation of Next-generation Electronics Devices AREA
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close