Top > Search of Japanese Patents > DIAMOND SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

DIAMOND SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

Patent code P150012227
File No. 2013-031
Posted date Sep 1, 2015
Application number P2013-257402
Publication number P2015-115502A
Patent number P6341477
Date of filing Dec 12, 2013
Date of publication of application Jun 22, 2015
Date of registration May 25, 2018
Inventor
  • (In Japanese)松本 翼
  • (In Japanese)加藤 宙光
  • (In Japanese)牧野 俊晴
  • (In Japanese)竹内 大輔
  • (In Japanese)小倉 政彦
  • (In Japanese)山崎 聡
  • (In Japanese)徳田 規夫
Applicant
  • (In Japanese)国立研究開発法人産業技術総合研究所
  • (In Japanese)国立大学法人金沢大学
Title DIAMOND SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
Abstract PROBLEM TO BE SOLVED: To provide a diamond semiconductor device in which the contact resistance between an n-type diamond semiconductor layer and a metal electrode is reduced, and a method of manufacturing the diamond semiconductor device.
SOLUTION: A diamond semiconductor device according to the invention comprises: a laminate of an n-type diamond semiconductor film and a graphite layer in which the graphite layer having a constant film thickness is formed; and a metal electrode provided on the graphite layer. The laminate is obtained by heating a surface layer of the n-type diamond semiconductor layer having hopping conductivity so as to cause structural phase transition of a diamond structure in the surface layer.
Outline of related art and contending technology (In Japanese)

ダイヤモンド半導体は、高い絶縁破壊電界や高い熱伝導率等の優れた物性を有することから、低損失かつ高耐圧のパワー半導体用材料として期待されている。また、水素終端ダイヤモンド半導体は、電子が真空中に飛び出しやすい負性親和力(NEA:Negative Electron Affinity)を示し、N-V(窒素と空孔の複合欠陥)中心は、室温で単一光子を放出し、室温で高密度の自由励起子を生じるなど、ユニークな性質も多く確認されている。

現在、これらの優れた物性、ユニークな性質を利用して、高耐圧のパワー半導体、電子放出源を用いた真空パワースイッチ、量子コンピュータ用のシングルフォトン源、深紫外線LEDなど、様々なバイポーラデバイスが開発されている。これらバイポーラデバイスのキーテクノロジーとなっているのは、ホッピング伝導と呼ばれる特性である。
前記ホッピング伝導では、ダイヤモンド膜に対して、不純物を高濃度に添加することにより得られ、正孔や電子の移動の仕方が、密な不純物準位を介した特有のものになる。

前記ダイヤモンド半導体としては、n型ダイヤモンド半導体と金属電極間の接触抵抗が高いことが課題とされる。Si、SiC、GaN等の従来の半導体材料であれば、1019cm-3を超える高濃度での不純物ドーピングを行えば、容易に低抵抗を示すオーミック特性が得られるが、前記n型ダイヤモンド半導体では、高濃度で不純物ドーピングを行った場合でも、大きなショットキー障壁が残っており、前記オーミック特性が得られていない。

前記n型ダイヤモンド半導体のオーミック特性に関する実験例としては、前記n型ダイヤモンド半導体の層に対して、Gaイオンを注入して電気的に活性な欠陥を形成しつつ、その表面をグラファイト化する例(非特許文献1参照)、前記金属電極の直下にリンを高濃度でドーピングする例(非特許文献2参照)が報告されている。
これらの実験例によれば、オーミック特性が得られるものの、前記接触抵抗が106Ω以上と非常に高く低抵抗を示すオーミック特性は、現段階で実現されていない。この要因として挙げられるのが、前記n型ダイヤモンド半導体と前記金属電極との界面における高いショットキー障壁の存在である。この高いショットキー障壁は、前記n型ダイヤモンド半導体と前記金属電極との界面に多く存在する界面準位により、フェルミ準位が伝導帯下端より4.3eV低い位置にピニングされることにより形成されると考えられる(非特許文献3参照)。
なお、ダイヤモンド半導体のオーミック特性に関する実験例としては、p型ダイヤモンド半導体層の表層をグラファイト化させたダイヤモンド-金属接合体の実験例が報告されている(特許文献1参照)が、その手法を高濃度に不純物がドープされたホッピング伝導性の前記n型ダイヤモンド半導体層に適用しても、前記接触抵抗を十分に低抵抗化させることができない問題がある。

ここで、前記接触抵抗としては、理論上、下記式(1)により表すことができる。
【数1】
(省略)
ただし、前記式(1)中、ρcは、接触抵抗を示し、φBは、ショットキー障壁の高さを示し、NDは、ドナー濃度を示す。

前記接触抵抗を低くするためには、前記不純物ドーピングの高濃度化させて、ショットキー障壁の幅を狭くする(前記式(1)中のNDを高くする)か、前記界面の特性に変更を与え、ショットキー障壁の高さを低くする(前記式(1)中のφBを低くする)必要があるが、前記不純物ドーピングの高濃度化には、リン濃度が1020cm-3を超える領域から飽和傾向にある。リンの共有結合半径は1.1Åであるのに対して、ダイヤモンドの炭素のそれは0.77Åである。この大きさの違い、立体障壁からドーピングの飽和傾向が表れると考えられる。そのため、ショットキー障壁の高さを低くする新たな工夫が必要とされている状況である。
したがって、依然として前記n型ダイヤモンド半導体層-前記金属電極間の前記接触抵抗が低抵抗化されたダイヤモンド半導体装置及びその製造方法としては、満足できるものが存在していないというのが現状である。

Field of industrial application (In Japanese)

本発明は、金属電極-n型ダイヤモンド半導体層間の接触抵抗を低減させたダイヤモンド半導体装置及びその製造方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
ドープされるn型不純物の不純物濃度が1×1020cm-3~1×1021cm-3であり、ホッピング伝導性を有するn型ダイヤモンド半導体層の表層を加熱し、前記表層中のダイヤモンド構造を構造相転移させて得られる、膜厚が一様なグラファイト層が形成された前記n型ダイヤモンド半導体層と前記グラファイト層との積層体と、
前記グラファイト層上に配される金属電極と、を有することを特徴とするダイヤモンド半導体装置。

【請求項2】
 
グラファイト層の厚みが、厚くとも12nmである請求項1に記載のダイヤモンド半導体装置。

【請求項3】
 
ショットキー障壁の高さが、2.3eV以下である請求項1から2のいずれかに記載のダイヤモンド半導体装置。

【請求項4】
 
金属電極が、チタン、ニッケル、プラチナ、アルミニウム、金及びこれらの合金のいずれかで形成される層の単層体又は積層体である請求項1から3のいずれかに記載のダイヤモンド半導体装置。

【請求項5】
 
ドープされるn型不純物の不純物濃度が1×1020cm-3~1×1021cm-3であり、ホッピング伝導性を有するn型ダイヤモンド半導体層の表層を加熱し、前記表層中のダイヤモンド構造を構造相転移させて、膜厚が一様なグラファイト層が形成された前記n型ダイヤモンド半導体層と前記グラファイト層との積層体を形成する積層体形成工程と、
前記積層体上に金属電極を形成する金属電極形成工程と、を含むことを特徴とするダイヤモンド半導体装置の製造方法。

【請求項6】
 
積層体形成工程が、n型ダイヤモンド半導体層の表層を低くとも1,200℃の加熱温度で加熱して、グラファイト層を形成する工程である請求項5に記載のダイヤモンド半導体装置の製造方法。

【請求項7】
 
積層体形成工程が、n型ダイヤモンド半導体層の表層を長くとも10分の加熱時間で加熱して、グラファイト層を形成する工程である請求項5から6のいずれかに記載のダイヤモンド半導体装置の製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2013257402thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close