Top > Search of Japanese Patents > (In Japanese)テストパターン生産装置、故障検出システム、テストパターン生産方法、プログラム及び記録媒体

(In Japanese)テストパターン生産装置、故障検出システム、テストパターン生産方法、プログラム及び記録媒体

Patent code P150012546
File No. J1011-03WO
Posted date Nov 19, 2015
Application number P2013-553292
Patent number P5988443
Date of filing Jan 9, 2013
Date of registration Aug 19, 2016
International application number JP2013050150
International publication number WO2013105564
Date of international filing Jan 9, 2013
Date of international publication Jul 18, 2013
Priority data
  • P2012-002214 (Jan 10, 2012) JP
Inventor
  • (In Japanese)佐藤 康夫
  • (In Japanese)梶原 誠司
Applicant
  • (In Japanese)国立研究開発法人科学技術振興機構
Title (In Japanese)テストパターン生産装置、故障検出システム、テストパターン生産方法、プログラム及び記録媒体
Abstract (In Japanese)オリジナルのテストパターンの特性維持を図りつつ新たなテストパターンを生産することを可能とする、テストパターン生産装置等を提供する。
スキャンテストのテスト対象回路に入力されるテストパターンを生産するテストパターン生産装置であって、与えられた第1ビット、第2ビット及び第3ビットの論理値を参照して、第2ビットの論理値を維持又は反転することにより、新たな論理値を生成する論理値生成手段を備え、第1ビットの論理値は、与えられたテストパターンである初期テストパターンが有するものであるか、又は、初期テストパターンに基づいてテストパターン生産装置が生産した新たなテストパターンが有するものであり、第2ビットの論理値は、初期テストパターンが有するものであり、第3ビットの論理値は、初期テストパターンが有するものであるか、又は、新たなテストパターンが有する、テストパターン生産装置。
Outline of related art and contending technology (In Japanese)

論理回路をテストするためのテストパターンのデータ量を削減するテスト手法として、埋め込み自己テスト(Built-In Self-Test:BIST)の手法が知られている。BISTにおいては、テストパターンを記憶する容量の制限等の理由により、オリジナルのテストパターンから新たなテストパターンを生産するテストパターン生産装置が用いられる。ここで、生成されるテストパターンにおける故障検出率の向上とテスト時のシフトパワー削減とは、一般にトレードオフの関係にある。これまで、故障検出率の向上とシフトパワー削減の調整を図るテストパターン生産装置等が開発されてきた(非特許文献1)。

非特許文献1に記載されたテストパターン生産装置の回路の概略を示す論理回路を図16に示す。非特許文献1に記載されたテストパターン生産装置は、直前に生産したテストベクトルをテスト対象回路に入力した場合のキャプチャ出力値から新たな論理値を生成する。まず、直前に生産したテストベクトルをテスト対象回路に入力した場合のキャプチャ出力値から最後の2ビットを抽出する。抽出されたビットの論理値が異なれば、スキャンチェーンに入力された値を変更せずにシフトインする。抽出されたビットの論理値が同じであれば、新たな論理値をシフトインする。このように、直前に生産されたテストベクトルをテスト対象回路に入力した場合のキャプチャ出力値の最後の2ビットの異同を参照して、LFSRから出力される値をそのままシフトインするか反転させた上でシフトインするものである。

Field of industrial application (In Japanese)

本発明は、テストパターン生産装置、故障検出システム、テストパターン生産方法、プログラム及び記録媒体に関し、特に、テスト対象回路に入力されるテストパターンを生産するテストパターン生産装置等に関する。

Scope of claims (In Japanese)
【請求項1】
 
スキャンテストのテスト対象回路に入力されるテストパターンを生産するテストパターン生産装置であって、
与えられた第1ビット、第2ビット及び第3ビットの論理値を参照して、前記第2ビットの論理値を維持又は反転することにより、新たな論理値を生成する論理値生成手段を備え、
前記第1ビットの論理値は、与えられたテストパターンである初期テストパターンが有するものであるか、又は、前記初期テストパターンに基づいて当該テストパターン生産装置が生産した新たなテストパターンが有するものであり、
前記第2ビットの論理値は、前記初期テストパターンが有するものであり、
前記第3ビットの論理値は、前記初期テストパターンが有するものであるか、又は、前記新たなテストパターンが有するものである、テストパターン生産装置。

【請求項2】
 
前記論理値生成手段により生成された論理値を保持する保持手段をさらに備え、
前記第1ビットの論理値は、予め、前記論理値生成手段により生成されて前記保持手段に保持されたものであり、
前記論理値生成手段は、前記保持手段に保持された前記第1ビットの論理値、前記第2ビットの論理値及び前記第3ビットの論理値に基づいて、前記第2ビットの論理値を維持又は反転して、新たに生成するテストパターンに含まれるビットの論理値とする、請求項1記載のテストパターン生産装置。

【請求項3】
 
前記第1ビット、前記第2ビット及び前記第3ビットは、空間的に隣接する複数のスキャンチェーンに入力されるビットであり、又は、時間的に連続して同一のスキャンチェーンを介して前記テスト対象回路に入力されるビットであり、
前記保持手段は、スキャンフリップフロップである、請求項2記載のテストパターン生産装置。

【請求項4】
 
前記論理値生成手段は、
論理値を出力する複数の異なる組合せ回路と、
前記複数の異なる組合せ回路を切り替える切替手段とを有し、
前記複数の異なる組合せ回路の一つは、前記第1ビット、前記第2ビット及び前記第3ビットが有する0又は1の論理値を入力とする、請求項1から3のいずれかに記載のテストパターン生産装置。

【請求項5】
 
前記初期テストパターン又は/及び当該テストパターン生産装置が生産したテストパターンにおける論理値から、前記第1ビット、前記第2ビット及び前記第3ビットを含めて一部又は全部を抽出する抽出手段と、
前記抽出手段が抽出した論理値についての空間的隣接性及び/又は時間的連続性に沿った反転回数が所定の回数に達するか否かを判定する条件判定手段と、
前記条件判定手段による判定結果を前記切替手段にフィードバックするフィードバック手段とをさらに備える、請求項4記載のテストパターン生産装置。

【請求項6】
 
テスト対象回路の出力に基づいて故障を検出する故障検出システムであって、
請求項1から5のいずれかに記載のテストパターン生産装置が生成したテストパターンを、前記テスト対象回路に入力される初期テスト入力パターンとして記憶する初期テスト入力パターン記憶手段と、
前記初期テスト入力パターンが入力された前記テスト対象回路から出力された複数の出力論理値の一部又は全部を取り出す第1取出手段と、
前記第1取出手段が取り出した出力論理値と、前記テスト対象回路に故障がない場合に予測される出力論理値又は特定の故障がある場合に予測される出力論理値とを比較する比較手段と、
前記比較手段による比較結果に基づいて前記テスト対象回路の故障の有無を判定する故障判定手段とを備え、
前記複数の出力論理値は、
前記テスト対象回路に対して新たなテスト入力パターンとして入力されるものであり、
複数の個別保持手段に論理値を1つずつ保持させる保持手段に保持され、
前記第1取出手段は、
前記保持手段に保持された前記複数の出力論理値の一部又は全部を取り出すものであり、
前記複数の個別保持手段が保持する出力論理値の一部又は全部を、他の個別保持手段を経由することなく直接取り出すことを特徴とする、故障検出システム。

【請求項7】
 
前記第1取出手段を制御する第1取出制御手段と、
ダミーサイクルの回数を指定するダミーサイクル指定手段とをさらに備え、
前記第1取出制御手段は、前記第1取出手段を制御して、前記ダミーサイクルが指定したキャプチャサイクルの間、前記複数の出力論理値を取り出させない、請求項6記載の故障検出システム。

【請求項8】
 
スキャンテストのテスト対象回路に入力されるテストパターンを生産するテストパターン生産装置を用いたテストパターン生産方法であって、
与えられたテストパターンである初期テストパターン又は/及び当該初期テストパターンに基づいて当該テストパターン生産装置が生産したテストパターンが有する第1ビット、第2ビット及び第3ビットの各論理値を参照して、前記初期テストパターンが有する前記第2ビットの論理値を維持又は反転することにより、新たな論理値を生成する論理値生成ステップを含む、テストパターン生産方法。

【請求項9】
 
コンピュータに請求項8記載のテストパターン生産方法を実行させるためのプログラム。

【請求項10】
 
請求項9に記載されたプログラムを記録したコンピュータ読み取り可能な記録媒体。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2013553292thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close