Top > Search of Japanese Patents > (In Japanese)マルチスクリューカオス発振回路

(In Japanese)マルチスクリューカオス発振回路

Patent code P160012839
File No. E074P17
Posted date Mar 10, 2016
Application number P2011-505845
Patent number P5158823
Date of filing Mar 10, 2010
Date of registration Dec 21, 2012
International application number JP2010001687
International publication number WO2010109793
Date of international filing Mar 10, 2010
Date of international publication Sep 30, 2010
Priority data
  • P2009-071195 (Mar 24, 2009) JP
Inventor
  • (In Japanese)堀尾 喜彦
  • (In Japanese)濱田 卓矢
  • (In Japanese)神野 健哉
  • (In Japanese)合原 一幸
Applicant
  • (In Japanese)国立研究開発法人科学技術振興機構
Title (In Japanese)マルチスクリューカオス発振回路
Abstract (In Japanese)簡単な構成で、多様なマルチヒステリシスVCCS特性が使用でき、様々なマルチスクリューアトラクタを発生させることができるマルチスクリューカオス発振回路を提供する。
マルチスクリューカオス発振回路において、線形VCCS回路G1 およびG2 の組からなる線形2ポートVCCS回路1と、マルチヒステリシスVCCS特性を持つマルチヒステリシスVCCS回路MH1 およびMH2 の組からなるマルチヒステリシス2ポートVCCS回路2と、前記線形2ポートVCCS回路1と前記マルチヒステリシス2ポートVCCS回路2とを並列接続させた回路の両端にそれぞれキャパシタC1 とC2 とを接続するようにした。
Outline of related art and contending technology (In Japanese)

従来、区分線形2値ヒステリシス素子を用いたカオス発生回路が提案され(下記非特許文献1~13参照)、様々な興味深いカオスアトラクタが観測できることが報告されている。さらに、構成要素である2値ヒステリシス素子を多値の出力が得られるマルチヒステリシス素子に置き換えた方法も提案されている(下記非特許文献14~16参照)。この方法では、グリッドスクロールアトラクタなど、それまでの2値ヒステリシス特性を用いたカオス回路では発生しなかったアトラクタが観測できる。

Field of industrial application (In Japanese)

本発明は、マルチスクリューカオス発振回路に係り、特に、高次元ハイブリッドダイナミカルシステムの高速物理シミュレーションや、高次元ハイブリッドダイナミクスによる情報処理装置などに好適なマルチスクリューカオス発振回路に関するものである。

Scope of claims (In Japanese)
【請求項1】
 
(a)線形VCCS回路G1 およびG2 の組からなる線形2ポートVCCS回路と、
(b)マルチヒステリシスVCCS特性を持つマルチヒステリシスVCCS回路MH1 およびMH2 の組からなるマルチヒステリシス2ポートVCCS回路と、
(c)前記線形2ポートVCCS回路と前記マルチヒステリシス2ポートVCCS回路とを並列接続させた回路の両端にそれぞれキャパシタC1 とC2 とを接続するようにしたことを特徴とするマルチスクリューカオス発振回路。

【請求項2】
 
請求項1記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 およびMH2 の特性として、様々なマルチヒステリシスVCCS特性を用いることにより、多様なカオスアトラクタや分岐構造を実現することを特徴とするマルチスクリューカオス発振回路。

【請求項3】
 
請求項2記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 およびMH2 の諸特性を変化させることにより、より多くのカオスアトラクタや分岐現象を呈することを特徴とするマルチスクリューカオス発振回路。

【請求項4】
 
請求項3記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 およびMH2 の諸特性が、閾値や飽和電流であることを特徴とするマルチスクリューカオス発振回路。

【請求項5】
 
請求項4記載のマルチスクリューカオス発振回路において、前記閾値は複数の閾値からなり、該複数の閾値はそれぞれ異なった値を持つことを特徴とするマルチスクリューカオス発振回路。

【請求項6】
 
請求項5記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 がn個、前記マルチヒステリシスVCCS回路MH2 がm個の飽和電流値を持つことを特徴とするマルチスクリューカオス発振回路。

【請求項7】
 
請求項6記載のマルチスクリューカオス発振回路において、複数個の閾値が4個の場合、前記マルチヒステリシスVCCS回路MH1 およびMH2 それぞれに4種類の離散出力が存在し、該それぞれの4種類の離散出力の組み合わせである16種類の離散出力にそれぞれ対応した半空間が解空間中に存在し、該解空間中の解軌道が前記半空間の内のどの空間を通過するかによりカオスアトラクタを分類することを特徴とするマルチスクリューカオス発振回路。

【請求項8】
 
請求項2記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS特性の複数の制御パラメータを制御することにより、より多くのカオスアトラクタや分岐現象を呈することを特徴とするマルチスクリューカオス発振回路。

【請求項9】
 
請求項8記載のマルチスクリューカオス発振回路において、前記複数の制御パラメータが前記マルチヒステリシスVCCS特性の形状や回路の固有値であることを特徴とするマルチスクリューカオス発振回路。

【請求項10】
 
請求項1記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS特性を持つマルチヒステリシスVCCS回路MH1 およびMH2 の組からなるマルチヒステリシス2ポートVCCS回路で、正規化したパラメータの減衰パラメータδが0.05、振動角周波数パラメータωが1.00、平衡点パラメータpが0.25、平衡点パラメータqが0.25の場合、前記マルチヒステリシスVCCS回路MH1 およびMH2 の閾値を変化させることを特徴とするマルチスクリューカオス発振回路。

【請求項11】
 
請求項1から10の何れか一項記載のマルチスクリューカオス発振回路において、前記キャパシタC1 とC2 の容量は、40pFと10pFであることを特徴とするマルチスクリューカオス発振回路。
IPC(International Patent Classification)
Drawing

※Click image to enlarge.

JP2011505845thum.jpg
State of application right Registered
Reference ( R and D project ) ERATO AIHARA Complexity Modelling AREA
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close