Top > Search of Japanese Patents > DIAMOND FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR

DIAMOND FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR

Patent code P170013925
File No. (S2015-1988-N25)
Posted date Mar 29, 2017
Application number P2015-168227
Publication number P2017-045897A
Date of filing Aug 27, 2015
Date of publication of application Mar 2, 2017
Inventor
  • (In Japanese)川原田 洋
  • (In Japanese)モフド シャムスル ナシリク ビン サムソル バハリン
  • (In Japanese)稲葉 優文
  • (In Japanese)平岩 篤
  • (In Japanese)山田 哲也
  • (In Japanese)許 徳シン
  • (In Japanese)北林 祐哉
  • (In Japanese)柴田 将暢
Applicant
  • (In Japanese)学校法人早稲田大学
Title DIAMOND FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR
Abstract PROBLEM TO BE SOLVED: To provide a diamond field effect transistor having a higher breakdown voltage, and to provide a manufacturing method therefor.
SOLUTION: A drain electrode 12 and a source electrode 13 are formed on the surface of a diamond substrate 11. The surface of the diamond substrate 11 between the drain electrode 12 and source electrode 13 is hydrogen terminated as a hydrogenation layer 15. The hydrogenation layer 15 is covered with an alumina gate insulator 16, and a gate electrode 14 is formed thereon. A diamond substrate 10 is made of black polycrystalline diamond, and the surface is polished and flattened.
Outline of related art and contending technology (In Japanese)

ダイヤモンドは、高電圧、大電流動作が必要とされる大電力用の半導体装置に適した半導体材料として期待されており、ダイヤモンド基板を用いた電界効果トランジスタ(FET: Field effect transistor)が種々提案されている。非特許文献1では、単結晶のダイヤモンド基板上に不純物を含む単結晶のダイヤモンド薄膜を形成し、このダイヤモンド薄膜をP型の導電層としてMES型のダイヤモンド電界効果トランジスタを構成することにより、30μmのゲート-ドレイン間隔で、ソース-ドレイン間における耐圧1530Vを達成している。

また、単結晶のダイヤモンドからなるダイヤモンド基板の表面を水素終端することにより、その表面直下にP型の導電層を誘起して、ダイヤモンド電界効果トランジスタとして動作させる技術が提案されている(例えば、特許文献1を参照)。

Field of industrial application (In Japanese)

本発明は、ダイヤモンド基板を用いたダイヤモンド電界効果トランジスタ及びその製造方法に関するものである。

Scope of claims (In Japanese)
【請求項1】
 
多結晶のダイヤモンドからなるダイヤモンド基板と、
前記ダイヤモンド基板の表面に互いに離間して設けられたドレイン電極及びソース電極と、
前記ダイヤモンド基板の表面の前記ドレイン電極と前記ソース電極の間の領域を水素終端した水素化層と、
前記水素化層を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と
を備えることを特徴とするダイヤモンド電界効果トランジスタ。

【請求項2】
 
前記ゲート絶縁膜は、アルミナであることを特徴とする請求項1記載のダイヤモンド電界効果トランジスタ。

【請求項3】
 
前記ゲート絶縁膜は、膜厚が50nm以上であることを特徴とする請求項2記載のダイヤモンド電界効果トランジスタ。

【請求項4】
 
多結晶のダイヤモンドからなるダイヤモンド基板の表面にドレイン電極及びソース電極を形成する第1の電極形成工程と、
前記ドレイン電極と前記ソース電極の間のダイヤモンド基板の表面を水素終端して水素化層を形成する水素化層形成工程と、
予め設定された膜厚以上にゲート絶縁膜を形成して前記水素化層を覆うゲート絶縁膜形成工程と、
前記ゲート絶縁膜上にゲート電極を形成する第2の電極形成工程と
を有することを特徴とするダイヤモンド電界効果トランジスタの製造方法。

【請求項5】
 
前記ゲート絶縁膜形成工程は、前記ゲート絶縁膜をアルミナで形成することを特徴とする請求項4記載のダイヤモンド電界効果トランジスタの製造方法。

【請求項6】
 
前記ゲート絶縁膜形成工程は、膜厚が50nm以上の前記ゲート絶縁膜を形成することを特徴とする請求項5記載のダイヤモンド電界効果トランジスタの製造方法。

【請求項7】
 
前記第1の電極形成工程の前に、前記ダイヤモンド基板の表面を研磨して平坦化することを特徴とする請求項6記載のダイヤモンド電界効果トランジスタの製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2015168227thum.jpg
State of application right Published
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close