Top > Search of Japanese Patents > (In Japanese)電荷変調素子及び固体撮像装置

(In Japanese)電荷変調素子及び固体撮像装置

Patent code P170014009
File No. (S2014-0467-N0)
Posted date Apr 7, 2017
Application number P2015-561233
Patent number P6476138
Date of filing Feb 6, 2015
Date of registration Feb 8, 2019
International application number JP2015000559
International publication number WO2015118884
Date of international filing Feb 6, 2015
Date of international publication Aug 13, 2015
Priority data
  • P2014-022516 (Feb 7, 2014) JP
Inventor
  • (In Japanese)川人 祥二
  • (In Japanese)安富 啓太
  • (In Japanese)韓 相萬
Applicant
  • (In Japanese)国立大学法人静岡大学
Title (In Japanese)電荷変調素子及び固体撮像装置
Abstract (In Japanese)電荷移動経路の長い距離にわたって電界を一定にすることが容易で、界面欠陥等に起因した問題が回避できる電荷変調素子、固体撮像装置を提供する。受光領域の中心位置に関して対称位置に設けられた第1の電荷蓄積領域(61)、第2の電荷蓄積領域(62)、第3の電荷蓄積領域(63)及び第4の電荷蓄積領域(64)と、受光領域の中心位置から第1の電荷蓄積領域(61)、第2の電荷蓄積領域(62)、第3の電荷蓄積領域(63)及び第4の電荷蓄積領域(64)のそれぞれに至る電荷移動経路の両側に配置され、電荷移動経路の空乏化電位を変化させる第1の電界制御電極対(41a,41b)、第2の電界制御電極対(42a,42b)、第3の電界制御電極対(43a,43b)及び第4の電界制御電極対(44a,44b)とを備える。
Outline of related art and contending technology (In Japanese)

光の飛行時間を用いて距離画像を取得する光飛行時間型(TOF型)距離センサでは、MOS構造を用いてゲート電極直下のポテンシャルを縦方向(垂直方向)に制御している。例えば、p型半導体層上に埋め込まれたn型の電荷生成埋込領域、電荷輸送埋込領域、電荷読み出し埋込領域と、これらの上を被覆する絶縁膜と、絶縁膜上に配置され、信号電荷を電荷輸送埋込領域へ転送する転送ゲート電極と、絶縁膜上に配置され、信号電荷を電荷読み出し埋込領域へ転送する読み出しゲート電極とを備える構造において、電荷生成埋込領域で、パルス光を受光し、電荷生成埋込領域直下の半導体層で光信号を信号電荷に変換し、電荷転送埋込領域に蓄積された電荷の配分比から対象物までの距離を測定するCMOS測距素子やこれを用いたTOF型イメージセンサが提案されている(特許文献1参照。)。

これらのCMOS測距素子やこれを用いたTOF型イメージセンサにおいては、転送ゲート電極直下の界面欠陥や界面準位等に起因した雑音や暗電流の発生の問題が懸念される。更に、特許文献1に記載されたような転送ゲート電極を用いる場合は、長い距離にわたるポテンシャル勾配の制御が困難で、電荷移動経路の長い距離にわたって、電界をほぼ一定にするのは、現実的には無理であった。このため、長い電荷移動経路を有する測距素子等の電荷変調素子においては、電荷移動経路の途中でキャリアが止まり、期待した性能が得にくくなるような不都合が発生していた。

Field of industrial application (In Japanese)

本発明は、電子又は正孔(ホール)からなる信号電荷を、3つ以上の電荷蓄積領域に順次輸送する経路選択機能を持った電荷変調素子、及びこの電荷変調素子又はこの電荷変調素子と等価な構造を周期的に配列して構成した単位カラムを、1次元又は2次元に周期的に配列した固体撮像装置に関する。

Scope of claims (In Japanese)
【請求項1】
 
第1導電型の半導体からなる活性領域形成層、前記活性領域形成層の上部の一部に設けられた、第2導電型の表面埋込領域、及び前記表面埋込領域の表面に接して設けられた、第1導電型のピニング層を含む画素形成領域と、
前記画素形成領域上に設けられた絶縁膜と、
前記画素形成領域の中央部を受光領域とし、前記受光領域を囲むように前記受光領域の中心位置に関して対称となる4つ位置のそれぞれに互いに離間して設けられた、前記活性領域形成層よりも高不純物密度で第2導電型の第1、第2、第3及び第4の電荷蓄積領域と、
前記受光領域を囲む位置において、前記絶縁膜上に前記受光領域の中心位置から前記第1、第2、第3及び第4の電荷蓄積領域のそれぞれに至る電荷移動経路のそれぞれの両側に対をなして配置された第1、第2、第3及び第4の電界制御電極対と、
を備え、前記第1、第2、第3及び第4の電界制御電極対に対し、それぞれ互いに位相の異なる電界制御パルスを周期的に印加し、前記表面埋込領域の空乏化電位を順次変化させることにより、前記電荷移動経路のいずれかに電荷が輸送される電位勾配を順次形成して、前記表面埋込領域中で発生した多数キャリアの移動先を前記第1、第2、第3及び第4の電荷蓄積領域のいずれかに順次設定するように制御することを特徴とする電荷変調素子。

【請求項2】
 
前記第1、第2、第3及び第4の電荷蓄積領域の配置トポロジーは、前記前記受光領域の中心位置に関して2回回転対称又は4回回転対称であることを特徴とする請求項1に記載の電荷変調素子。

【請求項3】
 
前記第1、第2及び第3の電荷蓄積領域のそれぞれは、前記表面埋込領域中で発生した多数キャリアを信号電荷として蓄積して読み出す電荷読み出し領域として機能し、
前記第4の電荷蓄積領域は、背景光により前記表面埋込領域中で発生した暗電流成分としての電荷を排出する電荷排出領域として機能することを特徴とする請求項1又は2に記載の電荷変調素子。

【請求項4】
 
前記第1、第2、第3及び第4の電荷蓄積領域のそれぞれから離間し、前記受光領域を囲む位置に配置された、前記活性領域形成層よりも高不純物密度で第2導電型の電荷排出領域を更に備え、
前記第1、第2、第3及び第4の電荷蓄積領域のそれぞれは、前記表面埋込領域中で発生した多数キャリアを信号電荷として蓄積して読み出す電荷読み出し領域として機能することを特徴とする請求項1又は2に記載の電荷変調素子。

【請求項5】
 
前記活性領域形成層が、第1導電型又は第2導電型の半導体基板上に設けられていることを特徴とする請求項1~4のいずれか1項に記載の電荷変調素子。

【請求項6】
 
前記ピニング層において、前記信号電荷と反対導電型のキャリアの密度が、前記電荷移動経路の空乏化電位の変化と共に、前記第1~第4の電界制御電極対に印加される電圧によって変化することを特徴とする請求項3又は4に記載の電荷変調素子。

【請求項7】
 
前記絶縁膜の上方に、遮蔽板を更に備え、
該遮蔽板の開口部を介して、前記画素形成領域の中央部に選択的に光を照射することにより前記受光領域の平面パターンが定義されることを特徴とする請求項1~6のいずれか1項に記載の電荷変調素子。

【請求項8】
 
第1導電型の半導体からなる活性領域形成層、前記活性領域形成層の上部の一部に設けられた、第2導電型の表面埋込領域、及び前記表面埋込領域の表面に接して設けられた、第1導電型のピニング層を含む画素形成領域と、
前記画素形成領域上に設けられた絶縁膜と、
前記画素形成領域の中央部を受光領域とし、前記受光領域を囲むように前記受光領域の中心位置に関して対称となる4つ位置のそれぞれに互いに離間して設けられた、前記活性領域形成層よりも高不純物密度で第2導電型の第1、第2、第3及び第4の電荷蓄積領域と、
前記受光領域を囲む位置において、前記絶縁膜上に前記受光領域の中心位置から前記第1、第2、第3及び第4の電荷蓄積領域のそれぞれに至る電荷移動経路のそれぞれの両側に対をなして配置された第1、第2、第3及び第4の電界制御電極対と、
を備える電荷変調素子を複数個マトリクス状に配置した集積化構造を能動画素とし、該能動画素の複数個が同一半導体チップ上に配列され、
前記電荷変調素子のそれぞれにおいて、前記第1、第2、第3及び第4の電界制御電極対に対し、それぞれ互いに位相の異なる電界制御パルスを周期的に印加し、前記表面埋込領域の空乏化電位を順次変化させることにより、前記電荷変調素子のそれぞれの前記電荷移動経路のいずれかに電荷が輸送される電位勾配を順次形成して、前記表面埋込領域中で発生した多数キャリアの移動先を前記第1、第2、第3及び第4の電荷蓄積領域のいずれかに順次設定するように制御することを特徴とする固体撮像素子。

【請求項9】
 
前記能動画素を構成する前記複数個の電荷変調素子のそれぞれにおいて、
前記第1、第2及び第3の電荷蓄積領域のそれぞれは、前記表面埋込領域中で発生した多数キャリアを信号電荷として蓄積して読み出す電荷読み出し領域として機能し、
前記第4の電荷蓄積領域は、背景光により前記表面埋込領域中で発生した暗電流成分としての電荷を排出する電荷排出領域として機能することを特徴とする請求項8に記載の固体撮像素子。

【請求項10】
 
前記能動画素のそれぞれの内部に、前記複数個の電荷変調素子のそれぞれの前記第1、第2及び第3の電荷蓄積領域から前記信号電荷を読み出す周辺回路が、前記マトリクス状に配置された集合の周囲に配置されていることを特徴とする請求項9に記載の固体撮像素子。

【請求項11】
 
前記能動画素を構成する前記複数個の電荷変調素子のそれぞれにおいて、
前記第1、第2、第3及び第4の電荷蓄積領域のそれぞれから離間し、前記受光領域を囲む位置に配置された、前記活性領域形成層よりも高不純物密度で第2導電型の電荷排出領域を更に備え、
前記第1、第2、第3及び第4の電荷蓄積領域のそれぞれは、前記表面埋込領域中で発生した多数キャリアを信号電荷として蓄積して読み出す電荷読み出し領域として機能することを特徴とする請求項8に記載の固体撮像素子。

【請求項12】
 
前記能動画素のそれぞれの内部に、前記複数個の電荷変調素子のそれぞれの前記第1、第2、第3及び第4の電荷蓄積領域から前記信号電荷を読み出す周辺回路が、前記マトリクス状に配置された集合の周囲に配置されていることを特徴とする請求項9に記載の固体撮像素子。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2015561233thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close