TOP > 国内特許検索 > 磁気抵抗素子および記憶回路

磁気抵抗素子および記憶回路

国内特許コード P180015114
整理番号 (AF15P010)
掲載日 2018年6月20日
出願番号 特願2017-521945
出願日 平成28年5月31日(2016.5.31)
国際出願番号 JP2016065964
国際公開番号 WO2016194886
国際出願日 平成28年5月31日(2016.5.31)
国際公開日 平成28年12月8日(2016.12.8)
優先権データ
  • 特願2015-113515 (2015.6.3) JP
発明者
  • 菅原 聡
  • 高村 陽太
  • 中川 茂樹
出願人
  • 国立研究開発法人科学技術振興機構
発明の名称 磁気抵抗素子および記憶回路
発明の概要 磁歪材料を含む磁歪層11を備えたフリー層10と、第1強磁性体層16を備えるピン層18と、前記ピン層と前記フリー層との間に設けられた薄膜と、前記フリー層と前記ピン層との積層方向に交差する方向から前記磁歪層の少なくとも一部を囲むように設けられ、前記磁歪層に圧力を加える圧電体22と、前記フリー層に印加される電圧および前記ピン層に印加される電圧と異なる電圧を印加可能であって、前記圧電体が前記磁歪層に圧力を加えるように前記圧電体に電圧を印加する電極24と、を具備する磁気抵抗素子。
従来技術、競合技術の概要


磁気抵抗素子の一種である磁気トンネル接合(MTJ:Magnetic tunnel junction)は、不揮発性メモリMRAM(Magnetoresistive random access memory)の記憶素子として研究・開発が進められている。また、不揮発性記憶を活用したパワーゲーティング(不揮発性パワーゲーティング:NVPG)などの低消費電力ロジックアーキテクチャへの応用も期待されている(特許文献1)。MTJは、磁化方向を変更可能なフリー層と、磁化方向が固定したピン層とを有する。



特許文献2の図4には、円筒形状のメモリ素子積層体の外周面に圧電体を設け、圧電体の外周面に金属膜を設けることが記載されている。

産業上の利用分野


本発明は、磁気抵抗素子および記憶回路に関し、例えばフリー層を有する磁気抵抗素子および記憶回路に関する。

特許請求の範囲 【請求項1】
磁歪材料を含む磁歪層を備えたフリー層と、
第1強磁性体層を備えるピン層と、
前記ピン層と前記フリー層との間に設けられた薄膜と、
前記フリー層と前記ピン層との積層方向に交差する方向から前記磁歪層の少なくとも一部を囲むように設けられ、前記磁歪層に圧力を加える圧電体と、
前記フリー層に印加される電圧および前記ピン層に印加される電圧と異なる電圧を印加可能であって、前記圧電体が前記磁歪層に圧力を加えるように前記圧電体に電圧を印加する電極と、
を具備することを特徴とする磁気抵抗素子。

【請求項2】
前記電極は、前記圧電体の少なくとも一部を囲むように設けられ、
前記圧電体は、前記磁歪層から前記電極に向かう方向または前記電極から前記磁歪層に向かう方向に誘電分極することを特徴とする請求項1記載の磁気抵抗素子。

【請求項3】
前記電極は、前記圧電体に対し前記積層方向の両側に設けられた第1電極および第2電極を含み、
前記圧電体は、前記積層方向に誘電分極することを特徴とする請求項1記載の磁気抵抗素子。

【請求項4】
前記フリー層に対し前記ピン層に印加される電圧の極性が反転したときに、前記フリー層に対し前記電極に印加される電圧の極性は変化しない請求項2記載の磁気抵抗素子。

【請求項5】
前記フリー層に対し前記ピン層に印加される電圧の極性が反転したときに、前記第1電極に対し前記第2電極に印加される電圧の極性は変化しない請求項3記載の磁気抵抗素子。

【請求項6】
前記フリー層は、前記磁歪層と磁気的に結合する第2強磁性体層を備えることを特徴とする請求項1から5のいずれか一項記載の磁気抵抗素子。

【請求項7】
前記磁歪層は、圧力の印加により磁化容易軸方向が変化し、前記フリー層の磁化方向を反転させることを特徴とする請求項1から6のいずれか一項記載の磁気抵抗素子。

【請求項8】
前記フリー層は、前記磁歪層の前記磁化容易軸方向が変化したときに、スピン注入磁化反転により前記磁化方向が反転することを特徴とする請求項7記載の磁気抵抗素子。

【請求項9】
前記薄膜はトンネルバリア絶縁層または非磁性金属層を含むことを特徴とする請求項1から8のいずれか一項記載の磁気抵抗素子。

【請求項10】
前記薄膜はピエゾ抵抗体を含み、前記圧電体は前記ピエゾ抵抗体に圧力を加えることを特徴とする請求項1から8のいずれか一項記載の磁気抵抗素子。

【請求項11】
請求項9記載の磁気抵抗素子と、
前記フリー層および前記ピン層のいずれか一方が接続されたビット線と、
前記フリー層および前記ピン層の他方と接続されたスイッチと、
前記フリー層および前記ピン層の他方と前記スイッチを介し接続されたソース線と、
前記スイッチを制御する制御端子が接続されたワード線と、
前記電極が接続された制御線と、
を具備することを特徴とする記憶回路。

【請求項12】
請求項10記載の磁気抵抗素子と、
前記フリー層および前記ピン層のいずれか一方が接続されたビット線と、
前記フリー層および前記ピン層の他方と接続されたソース線と、
前記電極に接続されたワード線と、
を具備することを特徴とする記憶回路。

【請求項13】
磁歪材料を含む磁歪層を備えたフリー層と、
第1強磁性体層を備えるピン層と、
前記ピン層と前記フリー層との間に設けられた薄膜と、
前記フリー層と前記ピン層との積層方向に交差する方向から前記磁歪層の少なくとも一部を囲むように設けられ、前記磁歪層に圧力を加える圧電体と、
前記フリー層に印加される電圧および前記ピン層に印加される電圧と異なる電圧を印加可能であって、前記圧電体が前記磁歪層に圧力を加えるように前記圧電体に電圧を印加する電極と、
を備える磁気抵抗素子と、
いずれか一方が前記フリー層および前記ピン層のいずれか一方に接続するソースおよびドレインと、
前記ソースおよびドレインの間に設けられ、前記ソースから前記ドレインにキャリアが伝導するチャネルと、
前記交差する方向から前記チャネルの少なくとも一部を囲むゲートと、を備え、
前記ソース、前記チャネルおよび前記ドレインが前記積層方向に積層されたトランジスタと、
を具備することを特徴とする記憶回路。

【請求項14】
前記チャネルはピエゾ抵抗体であり、
前記ゲートは、前記キャリアの伝導方向に交差する方向から前記チャネルに圧力を加える圧電体を備えることを特徴とする請求項13記載の記憶回路。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2017521945thum.jpg
出願権利状態 公開
参考情報 (研究プロジェクト等) CREST 次世代エレクトロニクスデバイスの創出に資する革新材料・プロセス研究 領域
ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。


PAGE TOP

close
close
close
close
close
close
close