Top > Search of Japanese Patents > GATE DRIVER

GATE DRIVER foreign

Patent code P180015531
File No. 4719
Posted date Nov 21, 2018
Application number P2014-193487
Publication number P2016-066852A
Patent number P6392604
Date of filing Sep 24, 2014
Date of publication of application Apr 28, 2016
Date of registration Aug 31, 2018
Inventor
  • (In Japanese)引原 ▲隆▼士
  • (In Japanese)長岡 晃平
  • (In Japanese)山口 敦司
  • (In Japanese)近松 健太郎
Applicant
  • (In Japanese)国立大学法人京都大学
  • (In Japanese)ローム株式会社
Title GATE DRIVER foreign
Abstract PROBLEM TO BE SOLVED: To provide a gate driver achieving high-speed driving of a transistor to be driven.
SOLUTION: A gate driver for driving a first transistor (150) includes first, second and third push-pull circuits (1, 2, 3). Each of the push-pull circuits has a constitution in which two transistors are connected in series. An output terminal of the first push-pull circuit (1) is connected to a gate of the first transistor (150), an output terminal of the second push-pull circuit (2) is connected to a gate of a second transistor (11) that is included in the first push-pull circuit (1), and an output terminal of the third push-pull circuit (3) is connected to a gate of a third transistor (12) that is included in the first push-pull circuit (1).
Outline of related art and contending technology (In Japanese)

コンバータやインバータといった電力変換器に用いられる半導体デバイスであるパワーデバイスとして、現在、SiC(炭化珪素)パワーデバイスの開発が進められている。SiCパワーデバイスは、その物理的優位性から次世代パワーエレクトロニクスのキーデバイスとして考えられており、商用化が進められている。

SiCパワーデバイスは、Siパワーデバイスに比較して高耐圧、低オン抵抗、高速スイッチング特性、耐高温特性といった優位な物理的特性を有している。特に、高速スイッチングを実現することは、電力変換器の中で大きな体積を占める、キャパシタ、インダクタ、トランス等の構成部品を小型化できることに繋がるため、電力変換器自体の小型化のために非常に重要となる。

Field of industrial application (In Japanese)

本発明は、ゲートドライバに関する。

Scope of claims (In Japanese)
【請求項1】
 
第一のトランジスタを駆動するためのゲートドライバであって、
前記第一のトランジスタは、SiC(炭化珪素)の電圧駆動型トランジスタであり、
第一、第二、及び第三のプッシュプル回路を含み、各々の前記プッシュプル回路は二つのトランジスタを直列接続した構成を有し、
前記第一のプッシュプル回路の出力端は前記第一のトランジスタのゲートに接続され、
前記第二のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第二のトランジスタのゲートに接続され、
前記第三のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第三のトランジスタのゲートに接続され
前記第二と第三のトランジスタの遮断周波数は、前記第一のトランジスタの遮断周波数よりも高いことを特徴とするゲートドライバ。

【請求項2】
 
前記第一のプッシュプル回路は、同一極性である前記第二と第三のトランジスタが直列に接続されたハーフブリッジ構造を有していることを特徴とする請求項1に記載のゲートドライバ。

【請求項3】
 
前記第二と第三のプッシュプル回路は同一構成であることを特徴とする請求項1又は請求項2に記載のゲートドライバ。

【請求項4】
 
前記第二と第三のプッシュプル回路は、極性の異なるトランジスタが直列に接続された構成を有していることを特徴とする請求項1~請求項3のいずれか1項に記載のゲートドライバ。

【請求項5】
 
前記第二と第三のトランジスタの入力容量は、前記第一のトランジスタの入力容量よりも小さいことを特徴とする請求項1~請求項4のいずれか1項に記載のゲートドライバ。

【請求項6】
 
前記第三のトランジスタの出力容量は、前記第一のトランジスタの入力容量よりも小さいことを特徴とする請求項1~請求項5のいずれか1項に記載のゲートドライバ。

【請求項7】
 
前記第二と第三のトランジスタの閾値電圧は5V以下であることを特徴とする請求項1~請求項6のいずれか1項に記載のゲートドライバ。

【請求項8】
 
前記第一のプッシュプル回路における前記第二と第三のトランジスタの接続点と前記第一のトランジスタのゲートが接続され、
前記第二のプッシュプル回路の、前記第二のトランジスタに接続されていない第一の電気端子は前記接続点に接続され、
前記第二のプッシュプル回路の、前記第一の電気端子とは異なる第二の電気端子と、前記第一の電気端子の間にはコンデンサが接続され、
前記第二の電気端子と、前記第三のトランジスタに接続された前記第三のプッシュプル回路との間には、前記第三のプッシュプル回路から前記第二のプッシュプル回路に向かう向きが順方向となるようにダイオードが接続されていることを特徴とする請求項1~請求項7のいずれか1項に記載のゲートドライバ。

【請求項9】
 
前記コンデンサの容量Cbsは、下記式を満たすように設定されることを特徴とする請求項8に記載のゲートドライバ。
Cbs×Vb>Ciss×5[V]
但し、Vb:前記第二のプッシュプル回路に印加される電圧、Ciss:第二のトランジスタの入力容量

【請求項10】
 
前記ダイオードは、前記第二のトランジスタに印加される電圧以上の逆方向耐圧を有すると共に、前記第一のトランジスタのスイッチング周期の1%以下の逆回復時間を有していることを特徴とする請求項8又は請求項9に記載のゲートドライバ。

【請求項11】
 
前記第二と第三のトランジスタはいずれも下記式を満たすON抵抗Ronを有していることを特徴とする請求項1~請求項10のいずれか1項に記載のゲートドライバ。
Ron≦Va×Ton/Qg
但し、Va:前記第一のプッシュプル回路に印加される電圧、Qg:前記第一のトランジスタのゲート電荷、Ton:前記第一のトランジスタをONする時間

【請求項12】
 
前記第二のプッシュプル回路と前記第二のトランジスタの配線距離と、前記第三のプッシュプル回路と前記第三のトランジスタの配線距離が略等しくなるような配線を備えていることを特徴とする請求項1~請求項11のいずれか1項に記載のゲートドライバ。

【請求項13】
 
前記第二、第三のトランジスタは、n型FETであることを特徴とする請求項1~請求項12のいずれか1項に記載のゲートドライバ。

【請求項14】
 
前記第二、第三のトランジスタは、チャネル材料としてGaN(窒化ガリウム)もしくはSiC(炭化珪素)を用いていることを特徴とする請求項1~請求項13のいずれか1項に記載のゲートドライバ。

【請求項15】
 
前記第一、第二、及び第三のプッシュプル回路が同一の基板上に配置され、その全体が絶縁体で覆われてモジュール化されていることを特徴とする請求項1~請求項14のいずれか1項に記載のゲートドライバ。

【請求項16】
 
第一のトランジスタを駆動するためのゲートドライバであって、
第一、第二、及び第三のプッシュプル回路を含み、各々の前記プッシュプル回路は二つのトランジスタを直列接続した構成を有し、
前記第一のプッシュプル回路の出力端は前記第一のトランジスタのゲートに接続され、
前記第二のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第二のトランジスタのゲートに接続され、
前記第三のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第三のトランジスタのゲートに接続され
前記第一のプッシュプル回路における前記第二と第三のトランジスタの接続点と前記第一のトランジスタのゲートが接続され、
前記第二のプッシュプル回路の、前記第二のトランジスタに接続されていない第一の電気端子は前記接続点に接続され、
前記第二のプッシュプル回路の、前記第一の電気端子とは異なる第二の電気端子と、前記第一の電気端子の間にはコンデンサが接続され、
前記第二の電気端子と、前記第三のトランジスタに接続された前記第三のプッシュプル回路との間には、前記第三のプッシュプル回路から前記第二のプッシュプル回路に向かう向きが順方向となるようにダイオードが接続され、
前記コンデンサの容量Cbsは、下記式を満たすように設定されることを特徴とするゲートドライバ。
Cbs×Vb>Ciss×5[V]
但し、Vb:前記第二のプッシュプル回路に印加される電圧、Ciss:第二のトランジスタの入力容量

【請求項17】
 
第一のトランジスタを駆動するためのゲートドライバであって、
第一、第二、及び第三のプッシュプル回路を含み、各々の前記プッシュプル回路は二つのトランジスタを直列接続した構成を有し、
前記第一のプッシュプル回路の出力端は前記第一のトランジスタのゲートに接続され、
前記第二のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第二のトランジスタのゲートに接続され、
前記第三のプッシュプル回路の出力端は前記第一のプッシュプル回路に含まれる第三のトランジスタのゲートに接続され
前記第一のプッシュプル回路における前記第二と第三のトランジスタの接続点と前記第一のトランジスタのゲートが接続され、
前記第二のプッシュプル回路の、前記第二のトランジスタに接続されていない第一の電気端子は前記接続点に接続され、
前記第二のプッシュプル回路の、前記第一の電気端子とは異なる第二の電気端子と、前記第一の電気端子の間にはコンデンサが接続され、
前記第二の電気端子と、前記第三のトランジスタに接続された前記第三のプッシュプル回路との間には、前記第三のプッシュプル回路から前記第二のプッシュプル回路に向かう向きが順方向となるようにダイオードが接続され、
前記ダイオードは、前記第二のトランジスタに印加される電圧以上の逆方向耐圧を有すると共に、前記第一のトランジスタのスイッチング周期の1%以下の逆回復時間を有していることを特徴とするゲートドライバ。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2014193487thum.jpg
State of application right Registered
Please contact us by e-mail or facsimile if you have any interests on this patent. Thanks.


PAGE TOP

close
close
close
close
close
close
close