TOP > 国内特許検索 > ソレノイドインダクタ

ソレノイドインダクタ NEW

国内特許コード P180015544
整理番号 4544
掲載日 2018年11月21日
出願番号 特願2014-086116
公開番号 特開2015-207613
登録番号 特許第6327638号
出願日 平成26年4月18日(2014.4.18)
公開日 平成27年11月19日(2015.11.19)
登録日 平成30年4月27日(2018.4.27)
発明者
  • 中野 慎介
  • 野河 正史
  • 雨貝 太郎
  • 土谷 亮
  • 小野寺 秀俊
出願人
  • 日本電信電話株式会社
  • 国立大学法人京都大学
発明の名称 ソレノイドインダクタ NEW
発明の概要 【課題】インダクタの実装効率を高くでき、一定の占有面積で、より高いインダクタンス値や高いQ値を得る。
【解決手段】各金属配線層に形成された螺旋形状をなすプレーナ型のインダクタとして、各金属配線層のうち配線層厚がTaからなる金属配線層に形成されて巻数がNaのインダクタL2~L7と、各金属配線層のうち配線層厚がTaより大きいTcからなる金属配線層に形成されて巻数がNaより大きいNcのインダクタLcとを備える。
【選択図】図3
従来技術、競合技術の概要


従来、小型かつ高インダクタンス値なオンチップインダクタを実現する技術として、半導体基板に設けられている複数の金属配線層を用いた3次元のソレノイドインダクタ構造が提案されている(例えば、非特許文献1など参照)。
図9は、従来のソレノイドインダクタの構成を示す外観図である。図10は、図9の平面図である。図11は、図10のXI-XI断面図である。



これら図9-図11に示すソレノイドインダクタ構造によれば、半導体基板の各金属配線層M2~M9に、均一の配線幅Wを有する1巻きのプレーナ型インダクタLx2~Lx9を同心円状に形成し、それらを直列接続することで巻数の多いソレノイドインダクタを形成することができ、小型かつ高いインダクタンス値を持つインダクタが形成可能となる。この際、金属配線層M2~M7の配線層厚をTaとするとともに金属配線層M8の配線層厚をTbとし、金属配線層M9の配線層厚をそれぞれTcとした場合、これら配線層厚の関係はTa<Tb<Tcとなっている。

産業上の利用分野


本発明は、シリコンなどの半導体基板上に形成するオンチップインダクタにおいて、特に小型で高インダクタンス値を実現する技術に関する。

特許請求の範囲 【請求項1】
半導体基板のうち絶縁層を介して積層された複数の金属配線層に、螺旋形状をなすプレーナ型のインダクタを同心円状に形成し、これらインダクタの端部を層間接続することにより各インダクタを直列接続してなるオンチップのソレノイドインダクタであって、
前記各金属配線層のうち配線層厚がTaからなる第1の金属配線層に形成されて巻数がNaの第1のインダクタと、
前記各金属配線層のうち配線層厚がTaより大きいTcからなる第2の金属配線層に形成されて巻数がNaより大きいNcの第2のインダクタとを備え
前記第1および第2のインダクタは、当該インダクタンス値を構成する巻線部の配線断面積として、互いにほぼ等しい断面積をそれぞれ有している
ことを特徴とするソレノイドインダクタ。

【請求項2】
請求項1に記載のソレノイドインダクタにおいて、
前記第1のインダクタは、前記第1の金属配線層の全部またはその一部が、当該第1の金属配線層の直上または直下に位置する前記金属配線層の全部またはその一部と層間接続されてなることを特徴とするソレノイドインダクタ。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2014086116thum.jpg
出願権利状態 登録
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記までご連絡ください。


PAGE TOP

close
close
close
close
close
close
close