Top > Search of Japanese Patents > OPTICAL COMPUTING DEVICE

OPTICAL COMPUTING DEVICE

Patent code P180015647
File No. 5484
Posted date Nov 22, 2018
Application number P2016-136033
Publication number P2018-005825A
Patent number P6468607
Date of filing Jul 8, 2016
Date of publication of application Jan 11, 2018
Date of registration Jan 25, 2019
Inventor
  • (In Japanese)新家 昭彦
  • (In Japanese)納富 雅也
  • (In Japanese)野崎 謙悟
  • (In Japanese)倉持 栄一
  • (In Japanese)石原 亨
Applicant
  • (In Japanese)日本電信電話株式会社
  • (In Japanese)国立大学法人京都大学
Title OPTICAL COMPUTING DEVICE
Abstract PROBLEM TO BE SOLVED: To provide an optical computing device having largely reduced number of optical elements which is driven with a small power consumption and capable of desirably selecting a set of calculation.
SOLUTION: The optical computing device is configured including: plural light sources 102; plural optical switches SW1 and SW2; and an optical circuit 103 that connects the plural light sources 102 and plural optical switches SW1 and SW2 therebetween and the plural optical switches SW1 and SW2 thereamong. Optical switches SWA and SWB are capable of controlling shut-off or passing therethrough of an optical signal by combining plural paths of the optical switches SW1 and SW2 into a single control input.
Outline of related art and contending technology (In Japanese)

現在の電子演算回路は、処理速度を向上させるために、チップサイズや素子サイズを極限まで小さくする工夫がなされている。これは、回路内の抵抗(R)とキャパシタンス(C)などが信号の伝搬を大きく律速しているため、演算速度を上げるにはチップサイズや素子サイズを小さくするしかないためである。

このため、狭面積の論理ブロックやコアに素子を詰め込み、マルチコア・メニーコア化などの工夫がなされている。しかし、それらをつなぐための配線が新たな「遅延」を生み、演算の高速化に限界が見えつつある。

一方、光通信などで用いられる光配線や光パスゲートは、その配線経路内のCやRに無依存で光信号を伝播させることができる。また、ナノフォトニクスの進展により、光パスゲートの消費エネルギーは飛躍的に改善され、そのエネルギーコスト[J/bit]は、CMOSゲートと光で同程度のレベルになりつつある。そのため、チップ内やチップ間の通信を光化する様々な研究がなされている。

図11を用いてパスゲートを組み合わせた演算回路における演算プロセスについて説明する。2x1(2分岐)のパスゲート101をツリー状に接続すると、n桁の制御入力に対する真理値表(Look up table (LUT):図12参照)を再現する演算回路100を構成することができる。この演算回路100は、n桁の制御入力に対する全ての組み合わせに対し、「0」か「1」の信号を出力するもので、n桁の制御入力に対する全ての1ビット出力演算を実行する。

この演算回路100において、パスゲート101としてCMOSゲートなどのパスゲート101Aを用いた演算回路100Aでは、図13に示されるように、n個のゲートのC,Rが連なるため、経路の応答速度がn^2で劣化する。そのため、このような演算回路100A(電気回路)では、制御入力の桁nをn<4~6としてしか用いられない。

図14に、パスゲート101として光パスゲート101Bを用い、ツリー構造の葉に相当する信号入力ポートに光源102を配置した例を示す。この演算回路100(100B)では、光パスゲート101Bを駆動することによって、ツリー構造の幹に相当する出力ポートから、2n個の制御入力の組み合わせに対応する1つの光信号(1つの出力結果)を得ることができる。

なお、この演算回路100Bにおいて、光パスゲート101Bは光信号を遮断または透過する2つの光パス(光スイッチ)SW1,SW2を備えており、複数の光源102と複数の光パスゲート101Bとの間および複数の光パスゲート101B間は光回路103によって接続される。

この演算回路100Bでは、光源102の配置により、真理値表(LUT)の内容を変更できることから、演算の種類の設定を自由に変更できるという特徴を有する。また、光の伝播は電気的なCRに依存しないため、これにより、CRに律速されない論理演算が可能となり、電気回路のレイテンシボトルネックが解消される。なお、この演算回路100Bにおいて、制御入力を電気信号とすれば、光回路と電気回路との混合回路で論理演算が行われるものとなり、制御入力を光信号とすれば、光回路のみで論理演算が行われるものとなる。

Field of industrial application (In Japanese)

本発明は、論理演算を光回路、または光回路と電気回路との混合回路で行う光演算器に関する。

Scope of claims (In Japanese)
【請求項1】
 
複数の光源と、複数の光スイッチと、前記複数の光源と前記複数の光スイッチとの間および前記複数の光スイッチ間を接続する光回路とを備え、制御入力の組み合わせに応じて前記複数の光スイッチを駆動することによって前記光回路を通して1つの出力結果を出力する光演算器において、
前記光スイッチは、
1つの制御入力に関連する複数の経路を束ねて光信号の遮断または通過を行う
ことを特徴とする光演算器。

【請求項2】
 
請求項1に記載された光演算器において、
前記光スイッチは、
前記複数の経路からくる光信号を1点に集光する集光手段と、
前記集光手段によって集光された光信号を通過または遮断する手段と
を備えることを特徴とする光演算器。

【請求項3】
 
請求項1に記載された光演算器において、
前記複数の光源は、
互いに異なる波長の光源であり、
前記光回路は、
前記複数の経路からの光信号を合波した後に前記光スイッチに送る合波器と、
前記光スイッチを通過した光信号を波長ごとに分波する分波器とを含む
ことを特徴とする光演算器。

【請求項4】
 
請求項3に記載された光演算器において、
前記光回路は、
1つの制御入力に関連する複数の経路の光信号を遅延させる遅延回路を含み、
前記光スイッチは、
前記光回路を通ってきた光信号が遅延しているか否かで信号を通過または遮断する手段を備える
ことを特徴とする光演算器。

【請求項5】
 
請求項3又は4に記載された光演算器において、
前記合波器及び前記分波器は、
アレイ導波路回折格子が用いられている
ことを特徴とする光演算器。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2016136033thum.jpg
State of application right Registered
Please contact us by e-mail or facsimile if you have any interests on this patent. Thanks.


PAGE TOP

close
close
close
close
close
close
close