Top > Search of Japanese Patents > OPTICAL COMPUTING DEVICE

OPTICAL COMPUTING DEVICE UPDATE_EN

Patent code P180015648
File No. 5483
Posted date Nov 22, 2018
Application number P2016-136031
Publication number P2018-007202A
Patent number P6631921
Date of filing Jul 8, 2016
Date of publication of application Jan 11, 2018
Date of registration Dec 20, 2019
Inventor
  • (In Japanese)新家 昭彦
  • (In Japanese)納富 雅也
  • (In Japanese)野崎 謙悟
  • (In Japanese)倉持 栄一
  • (In Japanese)石原 亨
Applicant
  • (In Japanese)日本電信電話株式会社
  • (In Japanese)国立大学法人京都大学
Title OPTICAL COMPUTING DEVICE UPDATE_EN
Abstract PROBLEM TO BE SOLVED: To decrease the number of optical elements without impairing the feature of freely changing the setting of a computing kind, and to reduce a light wavelength number to be used.
SOLUTION: In an optical computing device, a wavelength multiplexing block AWDM, a duplexer AWG1, and a wavelength multiplexing block BWDM are provided. Wavelength multiplexed light signals P1 to P8 of which the combinations of wavelengths are determined based on a truth table respectively are input to the wavelength multiplexing block AWDM. The wavelength multiplexing block AWDM selects one of the wavelength multiplexed light signals P1 to P8 corresponding to a combination of control inputs (n=3), and sends it as a wavelength multiplexed light signal PX to a duplexer AWG1. The duplexer AWG1 divides light signals included in the wavelength multiplexed light signal PX according to the wavelength of the light signals and input them to the wavelength multiplexing block BWDM as light signals PX1 to PX8. The wavelength multiplexing block BWDM selects one of the light signals PX1 to PX8 corresponding to the combination of control inputs (n=3).
Outline of related art and contending technology (In Japanese)

現在の電子演算回路は、処理速度を向上させるために、チップサイズや素子サイズを極限まで小さくする工夫がなされている。これは、回路内の抵抗(R)とキャパシタンス(C)などが信号の伝搬を大きく律速しているため、演算速度を上げるにはチップサイズや素子サイズを小さくするしかないためである。

このため、狭面積の論理ブロックやコアに素子を詰め込み、マルチコア・メニーコア化などの工夫がなされている。しかし、それらをつなぐための配線が新たな「遅延」を生み、演算の高速化に限界が見えつつある。

一方、光通信などで用いられる光配線や光パスゲートは、その配線経路内のCやRに無依存で光信号を伝播させることができる。また、ナノフォトニクスの進展により、光パスゲートの消費エネルギーは飛躍的に改善され、そのエネルギーコスト[J/bit]は、CMOSゲートと光で同程度のレベルになりつつある。そのため、チップ内やチップ間の通信を光化する様々な研究がなされている。

図18を用いてパスゲートを組み合わせた演算回路における演算プロセスについて説明する。2x1(2分岐)のパスゲート101をツリー状に接続すると、n桁の制御入力に対する真理値表(Look up table (LUT):図19参照)を再現する演算回路100を構成することができる。この演算回路100は、n桁の制御入力に対する全ての組み合わせに対し、「0」か「1」の信号を出力するもので、n桁の制御入力に対する全ての1ビット出力演算を実行する。

この演算回路100において、パスゲート101としてCMOSゲートなどのパスゲート101Aを用いた演算回路100Aでは、図20に示されるように、n個のゲートのC,Rが連なるため、経路の応答速度がn^2で劣化する。そのため、このような演算回路100A(電気回路)では、制御入力の桁nをn<4~6としてしか用いられない。

図21に、パスゲート101として光パスゲート101Bを用い、ツリー構造の葉に相当する信号入力ポートに光源102を配置した例を示す。この演算回路100(100B)では、光パスゲート101Bを駆動することによって、ツリー構造の幹に相当する出力ポートから、2n個の制御入力の組み合わせに対応する1つの光信号(1つの出力結果)を得ることができる。

なお、この演算回路100Bにおいて、光パスゲート101Bは光を遮断または透過する2つの光パス(光スイッチ)SW1,SW2を備えており、複数の光源102と複数の光パスゲート101Bとの間および複数の光パスゲート101B間は光回路103によって接続される。

この演算回路100Bでは、光源102の配置により、真理値表(LUT)の内容を変更できることから、演算の種類の設定を自由に変更できるという特徴を有する。また、光の伝播は電気的なCRに依存しないため、これにより、CRに律速されない論理演算が可能となり、電気回路のレイテンシボトルネックが解消される。なお、この演算回路100Bにおいて、制御入力を電気信号とすれば、光回路と電気回路との混合回路で論理演算が行われるものとなり、制御入力を光信号とすれば、光回路のみで論理演算が行われるものとなる。

Field of industrial application (In Japanese)

本発明は、論理演算を光回路、または光回路と電気回路との混合回路で行う光演算器に関する。

Scope of claims (In Japanese)
【請求項1】
 
n桁の制御入力に対応する真理値表における出力に対応する信号を、互いに異なる波長を有する複数の光信号が多重化された複数の波長多重光信号により構成し、前記複数の波長多重光信号がそれぞれ入力される複数の入力ポートと、制御入力の組合せに応じて前記複数の入力ポートのうちの1つに入力された波長多重光信号を選択する光スイッチ部と、この光スイッチ部によって選択された波長多重光信号を出力する出力ポートとを備えた第1の光論理回路と、
前記第1の光論理回路の出力ポートから出力された波長多重光信号が入力される入力ポートと、複数の出力ポートとを有し、前記第1の光論理回路の出力ポートから前記入力ポートに入力された波長多重光信号に含まれる複数の光信号をその光信号の波長に応じて前記複数の出力ポートのいずれかに振り分けて出力する第1の波長振分部と、
前記第1の波長振分部の前記複数の出力ポートから出力された複数の光信号がそれぞれ入力される複数の入力ポートと、前記制御入力の組合せに応じて前記複数の入力ポートのうちの1つに入力された光信号を選択する光スイッチ部と、この光スイッチ部によって選択された光信号を出力する出力ポートとを備えた第2の光論理回路と
を備えたことを特徴とする光演算器。

【請求項2】
 
請求項1に記載された光演算器において、
前記第1の波長振分部は、
前記複数の出力ポートのいずれかに複数の光信号が波長多重化された波長多重光信号を振り分けて出力する分波器である
ことを特徴とする光演算器。

【請求項3】
 
請求項2に記載された光演算器において、
前記第1の波長振分部は、
前記第1の光論理回路の出力ポートから前記第1の波長振分部の入力ポートに入力された波長多重光信号に含まれる複数の光信号を、その光信号の波長に応じて所定の波長間隔で周期的に定まる出力ポートから出力する、波長周回性を有する分波器である
ことを特徴とする光演算器。

【請求項4】
 
請求項1~3の何れか1項に記載された光演算器において、
前記第2の光論理回路の出力ポートから出力された光信号が入力される入力ポートと、複数の出力ポートとを有し、前記第2の光論理回路の出力ポートから前記入力ポートに入力された光信号に含まれる複数の光信号をその光信号の波長に応じて前記複数の出力ポートのいずれかに振り分けて出力する第2の波長振分部と、
前記第2の波長振分部の前記複数の出力ポートから出力された複数の光信号がそれぞれ入力される複数の入力ポートと、前記制御入力の組合せに応じて前記複数の入力ポートのうちの1つに入力された光信号を選択する光スイッチ部と、この光スイッチ部によって選択された光信号を出力する出力ポートとを備えた第3の光論理回路と
をさらに備えることを特徴とする光演算器。

【請求項5】
 
請求項4に記載された光演算器において、
前記第2の波長振分部は、
前記複数の出力ポートのいずれかに複数の光信号が波長多重化された波長多重光信号を振り分けて出力する分波器である
ことを特徴とする光演算器。

【請求項6】
 
請求項5に記載された光演算器において、
前記第2の波長振分部は、
前記第2の光論理回路の出力ポートから前記第2の波長振分部の入力ポートに入力された光信号に含まれる複数の光信号を、その光信号の波長に応じて所定の波長間隔で周期的に定まる出力ポートから出力する、波長周回性を有する分波器である
ことを特徴とする光演算器。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2016136031thum.jpg
State of application right Registered
Please contact us by e-mail or facsimile if you have any interests on this patent. Thanks.


PAGE TOP

close
close
close
close
close
close
close