TOP > 国内特許検索 > 半導体集積回路装置

半導体集積回路装置 NEW

国内特許コード P190015859
整理番号 S2016-0332-N0
掲載日 2019年2月22日
出願番号 特願2016-018817
公開番号 特開2017-139314
出願日 平成28年2月3日(2016.2.3)
公開日 平成29年8月10日(2017.8.10)
発明者
  • 黒田 忠広
出願人
  • 学校法人慶應義塾
発明の名称 半導体集積回路装置 NEW
発明の概要 【課題】半導体集積回路装置に関し、電源網を工夫することによって、コイル間の誘導結合度の改善と電源線における電源電圧降下の抑制を両立する。
【解決手段】基板上に設けた多層配線構造における同一の水平位置に形成され、所定の間隔で配置された複数のコイルからなる第1のコイルアレイの全てのコイル内部を前記多層配線構造の積層方向から見てX方向を通過する第1の電源配線群と、Y方向を通過する第2の電源配線群を備えた電源網を設け、前記第1の電源配線群の少なくとも一部と前記第2の電源配線群の少なくとも一部により、前記コイルの周辺を囲む閉回路を形成する。
【選択図】図1
従来技術、競合技術の概要


磁界は半導体チップを貫通する。半導体チップ上の配線を巻いて作った送信用コイルと受信用コイルを近接配置して、信号に応じて送信コイルに流れる電流を変化させると、それに伴いコイル周辺の磁界が変化する。この時、受信コイルに電圧信号が誘起され、受信回路を介して信号を復元する。このような、誘導結合を用いたデータ通信は積層チップ間のデジタル信号接続に用いられる。



誘導結合を用いたデータ通信は、シリコン貫通ビア(TSV)を用いた積層チップ間接続などの従来の機械式接続に比べて、集積回路による電子式接続なので、製造歩留まりが高くコストが低いという特長がある。また、信号となる電磁界はトランジスタを設けた半導体基板を貫通できるのでコイル同士の接続場所の制約が少なく通信チャネルを増やして高速にできる或いは静電保護回路が要らないので低電力にできるなどの利点を有する。



しかし、コイルの近傍に金属板があると、電磁誘導効果により磁界の変化を打ち消す方向に金属内で渦状の誘導電流(渦電流)が生じ、その結果コイル間の誘導結合が弱くなる。金属板の抵抗が小さいほど渦電流の変化は大きくなり、周辺の磁界の変化を打ち消す力は強くなる。



半導体チップに設けた送受信コイルは空芯なので、磁界の変化はコイルの辺の周辺で強く生じる。したがって、コイルの近傍に金属板があると、コイルの辺の近くにコイルの辺に沿って渦電流が流れる閉回路ができる。その経路の電気抵抗が低いほど、誘導結合が弱くなることが予想される。



一方、半導体チップには電源配線が網目状に設置されることが多い。電源配線における電源電圧降下を抑えるためには電気抵抗を低くすれば良く、そのために、細目で低抵抗な電源網が設置されている。このように電源網とコイルの誘導結合は、電源電圧降下を改善するとコイルの誘導結合が劣化し、コイルの誘導結合を改善すると電源電圧降下が劣化するという相反関係にあり、両方の要求を両立させることが重要になる。



そこで、本願発明者等は、電磁界シミュレーションによって詳細な検討を行い、さらにテストチップを設計、試作、実測して、電源網の電気抵抗とコイル間の誘導結合の関係を鋭意探求した(例えば、非特許文献1及び非特許文献2参照)。



非特許文献1或いは非特許文献2に示しているように、コイルの辺に沿って渦電流が閉回路を流れると誘導結合は著しく低下し、渦電流が閉回路を流れないと誘導結合はほとんど低下しないことが確認された。また、図28に示すように、テストチップを用いた実験結果によれば、渦電流が流れる閉回路をコイルの辺から離すほどに、誘導結合の強さは回復することが確認された。なお、図における符号Zは、送信コイルと受信コイルの間隔である。



図28は、誘導結合度の渦電流が流れる閉回路とコイルの辺との間隔Xとコイルの辺長Dとの比に対する依存性の説明図である。図28に示すように、コイルの辺に沿って渦電流が流れると(X/D=0)、誘導結合度は20%程度(1/5程度)に低下する。一方、コイルの辺からコイルの一辺の長さDの0.5倍離れたところを渦電流が流れると(X/D=0.5)、誘導結合度は50%程度(1/2程度)にまで回復することが分かる。

産業上の利用分野


本発明は、半導体集積回路装置に関するものであり、例えば、誘導結合を用いたデータ通信に用いる送受信コイルを備えた半導体集積回路装置における誘導結合を妨げない電源網の構成に関するものである。

特許請求の範囲 【請求項1】
基板上に設けた多層配線構造における同一の水平位置に形成され、所定の間隔で配置された複数のコイルからなる第1のコイルアレイと、
前記多層配線構造の積層方向から見て全ての前記コイルの内部のX方向を通過する電源線と接地線との電源線対からなる第1の電源配線群と、前記多層配線構造の積層方向から見て全ての前記コイルの内部の前記X方向と直交するY方向を通過する電源線と接地線との電源線対からなる第2の電源配線群を備えた電源網とを有し、
前記第1の電源配線群の少なくとも一部と前記第2の電源配線群の少なくとも一部は、前記コイルの周辺を囲む閉回路を形成する半導体集積回路装置。

【請求項2】
前記コイルが、前記第1の電源配線群と平行な第1のコイル要素と、前記第2の電源配線群と平行な第2のコイル要素から形成される請求項1に記載の半導体集積回路装置。

【請求項3】
前記第1のコイル要素と前記第2のコイル要素が、互いに異なった層準の配線で形成され、
前記第1のコイル要素と前記第2のコイル要素が交互にビアによって接続されている請求項2に記載の半導体集積回路装置。

【請求項4】
前記第1のコイルアレイに対して、前記第1のコイルアレイと同じ間隔で配置した前記多層配線構造により形成された第2のコイルアレイを、前記第1のコイルアレイと所定間隔だけずれて重なるように配置し、
前記第1の電源配線群が前記多層配線構造の積層方向から見て前記第2のコイルアレイを構成する全ての前記コイルの内部のX方向を通過し、
前記第2の電源配線群が前記多層配線構造の積層方向から見て前記第2のコイルアレイを構成する全ての前記コイルの内部の前記Y方向を通過する請求項3に記載の半導体集積回路装置。

【請求項5】
前記第1のコイル要素と前記第2のコイル要素が、同じ層準の配線で形成され、
前記第1の電源配線群及び前記第2の電源配線群が前記第1のコイル要素及び前記第2のコイル要素と異なった層準の配線により形成されている請求項2に記載の半導体集積回路装置。

【請求項6】
前記第1のコイル要素及び前記第2のコイル要素と前記第1の電源配線群及び前記第2の電源配線群とが同一の基板に設けた前記多層配線構造により形成されている請求項2乃至請求項5のいずれか1項に記載の半導体集積回路装置。

【請求項7】
前記第1のコイル要素及び前記第2のコイル要素と、前記第1の電源配線群及び前記第2の電源配線群とが互いに異なった基板に設けた前記多層配線構造により形成されている請求項2乃至請求項5のいずれか1項に記載の半導体集積回路装置。

【請求項8】
前記コイルが、前記第1の電源配線群に対して斜め方向の第3のコイル要素と、前記第2の電源配線群に対して斜め方向の第4のコイル要素から形成される請求項1に記載の半導体集積回路装置。

【請求項9】
前記第3のコイル要素と前記第4のコイル要素が、互いに異なった層準の配線で形成され、
前記第3のコイル要素と前記第4のコイル要素が交互にビアによって接続されている請求項8に記載の半導体集積回路装置。

【請求項10】
前記第1のコイルアレイに対して、前記第1のコイルアレイと同じ間隔で配置した前記多層配線構造により形成された第2のコイルアレイを、前記第1のコイルアレイと所定間隔だけずれて重なるように配置し、
前記第1の電源配線群が前記多層配線構造の積層方向から見て前記第2のコイルアレイを構成する全ての前記コイルの内部のX方向を通過し、
前記第2の電源配線群が前記多層配線構造の積層方向から見て前記第2のコイルアレイを構成する全ての前記コイルの内部の前記Y方向を通過する請求項9に記載の半導体集積回路装置。

【請求項11】
前記第3のコイル要素と前記第4のコイル要素が、同じ層準の配線で形成され、
前記第1の電源配線群及び前記第2の電源配線群が前記第3のコイル要素及び前記第4のコイル要素と異なった層準の配線により形成されている請求項8に記載の半導体集積回路装置。

【請求項12】
前記第3のコイル要素及び前記第4のコイル要素と前記第1の電源配線群及び前記第2の電源配線群とが同一の基板に設けた前記多層配線構造により形成されている請求項8乃至請求項11のいずれか1項に記載の半導体集積回路装置。

【請求項13】
前記第3のコイル要素及び前記第4のコイル要素と、前記第1の電源配線群及び前記第2の電源配線群とが互いに異なった基板に設けた前記多層配線構造により形成されている請求項8乃至請求項11のいずれか1項に記載の半導体集積回路装置。

【請求項14】
前記第1の電源配線群と前記第2の電源配線群とが、全ての前記コイルの内部において短絡している請求項1乃至請求項13のいずれか1項に記載の半導体集積回路装置。

【請求項15】
前記第1の電源配線群と前記第2の電源配線群とが、前記コイルの内部の一部において短絡している請求項1乃至請求項13のいずれか1項に記載の半導体集積回路装置。

【請求項16】
前記第1の電源配線群と前記第2の電源配線群とが、前記コイルの内部において所定の周期的間隔で短絡している請求項15に記載の半導体集積回路装置。

【請求項17】
前記第1の電源配線群の一端と前記第2の電源配線群の一端が、開放端である請求項1乃至請求項16のいずれか1項に記載の半導体集積回路装置。

【請求項18】
前記第1のコイルアレイを構成する各コイルの内部及び前記第2のコイルアレイを構成する各コイルの内部を、前記電源線対が複数通過し、
前記第1の電源配線群の一端と前記第2の電源配線群の一端が開放端である請求項4または請求項10に記載の半導体集積回路装置。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2016018817thum.jpg
出願権利状態 公開
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記問合せ先にご相談下さい。


PAGE TOP

close
close
close
close
close
close
close