Top > Search of Japanese Patents > CHIP INDUCTOR

CHIP INDUCTOR UPDATE_EN

Patent code P190015933
File No. N18070
Posted date Mar 25, 2019
Application number P2018-238097
Publication number P2020-102482A
Date of filing Dec 20, 2018
Date of publication of application Jul 2, 2020
Inventor
  • (In Japanese)水野 勉
  • (In Japanese)卜 穎剛
Applicant
  • (In Japanese)国立大学法人信州大学
Title CHIP INDUCTOR UPDATE_EN
Abstract PROBLEM TO BE SOLVED: To provide a high-performance chip inductor with low resistance and high Q value, which reduces high-frequency loss due to the skin effect and proximity effect that occur in a coil conductor of the chip inductor.
SOLUTION: In a chip inductor, a wiring layer including a coil conductor 1 having a rectangular cross-sectional shape is laminated between layers with an insulating layer made of a nonmagnetic material interposed therebetween, and the coil conductor 1 is embedded in a laminate as an edgewise coil, and both side surfaces and both edge portions in the width direction of the coil conductor 1 are covered with magnetic bodies 2a and 2b over the entire length of the coil conductor 1.
Outline of related art and contending technology (In Japanese)

近年、小型モバイル機器やノート型パソコンに代表される小型電子機器のRF回路はマルチバンド化、多機能化、高機能化に伴い回路構成が複雑化している。そのため、搭載される部品の点数が増加し、個々の部品で発生する損失が小型電子機器全体の効率に大きく影響する。これに伴い、RF回路に使用されるインダクタは高Q値化が求められている。このQ値はインダクタのインダクタンスが高い、または抵抗が低いほど向上する。

従来のチップインダクタでは、例えば、特許文献1に記載されているように磁性体または絶縁体からなる絶縁層であるグリーンシート上に、金属ペーストからなる導体パターンをスクリーン印刷する。それによって導体パターンが形成された1層分のグリーンシート層が形成される。層間で導体パターンを接続することにより導体パターンが螺旋形のコイルを形成するように個々のグリーンシート層の導体パターンをパターニングし、これらのグリーンシート層を積層して圧着し、焼成することにより、積層体の内部にコイルが埋設されたチップインダクタが得られる。

グリーンシートに磁性体を使うと、非磁性絶縁体を用いたグリーンシートにより形成されたチップインダクタよりもインダクタンスが向上し、Q値も向上する。しかしながら、グリーンシートに磁性体を使用すると、高周波では磁性体の損失が増加しQ値が低下する。そのため、高周波で使用するチップインダクタにはグリーンシートとして高周波特性に優れたセラミックを用いる。セラミックはフェライトよりも透磁率が低くインダクタンスも低下するが、抵抗も低下するため高周波においてはセラミックで封止されたチップインダクタの方がQ値が高くなる。

しかし、高周波帯では表皮効果と近接効果と呼ばれる現象により、インダクタに流れる電流が導体端部に集中する。この表皮効果と近接効果は周波数が増加するに伴い、顕著に表れるために高周波帯のチップインダクタにおいて抵抗が大きくなる要因となっている。

このような表皮効果や近接効果による抵抗増大の対策として、例えば、特許文献1には導体パターンを層間で接続するビアの位置を工夫することにより、ビアによって妨害される磁束の度合いを減少させることが記載されている。また、特許文献2では多層構造のオンチップインダクタにおいて、コイルの積層方向の中心部に近い配線層については、表皮効果による導体中の電流の偏りが他の層よりも大きく表れることから、中心部の配線層の厚さを薄くすることで表皮効果を抑制し、インダクタの抵抗を低減させることが記載されている。
また、特許文献3には、磁性体を導体における2つの端部をそれぞれ独立して覆う2つの覆い部に用いることで平角線における導体の電流密度を均一化し、表皮効果を低減することが記載されている。

しかしながら、特許文献1~3は、チップインダクタの特性を部分的に改善させる方法であり、高周波帯においてチップインダクタのQ値を増大させ抵抗を低減させる方法としては十分とはいえない。

Field of industrial application (In Japanese)

本発明は、電子回路に用いられるチップインダクタに関し、特に小型モバイル機器やノート型パソコンに代表される小型電子機器の通信部品や電源部品に使用されるチップインダクタに関する。

Scope of claims (In Japanese)
【請求項1】
 
矩形の断面形状を有するコイル導体を備える配線層が、層間に非磁性材からなる絶縁層を介して積層され、前記コイル導体がエッジワイズ状のコイルとして積層体中に埋設されたチップインダクタであって、
前記コイル導体の幅方向の両側面部と両端縁部が、コイル導体の全長にわたり、磁性体により被覆されていることを特徴とするチップインダクタ。

【請求項2】
 
前記配線層に形成されたコイル導体が、層間でビアを介して電気的に接続され、実質的にエッジワイズ状のコイルとして構成されていることを特徴とする請求項1記載のチップインダクタ。

【請求項3】
 
前記コイル導体の両端縁部を被覆する縁部磁性体に挟まれた領域の中央部に巻線方向に通過する磁性被覆細線が設けられていることを特徴とする請求項1または2記載のチップインダクタ。

【請求項4】
 
前記配線層の最外層の一巻分のコイル導体について、
隣接する配線層に対向するコイル導体の面上に、前記磁性被覆細線が設けられていることを特徴とする請求項3記載のチップインダクタ。

【請求項5】
 
前記配線層の最外層の一巻分のコイル導体について、隣接する配線層と対向するコイル導体の表面とは反対面上に、当該反対面上のコイル導体の両端縁部を被覆する縁部磁性体に挟まれた領域の全域が非磁性絶縁体層により被覆され、
該非磁性絶縁体層の外面と前記縁部磁性体とを被覆する磁性被覆層が設けられていることを特徴とする請求項3または4記載のチップインダクタ。

【請求項6】
 
前記コイル導体の幅方向の両端縁部を被覆する縁部磁性体が前記コイル導体を被覆する幅方向の範囲が、コイル導体の幅寸法の0.1~0.2倍に設定されていることを特徴とする請求項1~5のいずれか一項記載のチップインダクタ。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2018238097thum.jpg
State of application right Published
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close