Top > Search of Japanese Patents > (In Japanese)半導体装置

(In Japanese)半導体装置

Patent code P190016341
File No. (AF47P001)
Posted date Aug 27, 2019
Application number P2018-536911
Date of filing Feb 23, 2017
International application number JP2017006776
International publication number WO2018042707
Date of international filing Feb 23, 2017
Date of international publication Mar 8, 2018
Priority data
  • P2016-170939 (Sep 1, 2016) JP
Inventor
  • (In Japanese)鳥海 明
  • (In Japanese)西村 知紀
Applicant
  • (In Japanese)国立研究開発法人科学技術振興機構
Title (In Japanese)半導体装置
Abstract (In Japanese)本発明では、室温におけるバンドギャップが1.2eV以下のn型導電型を有する半導体結晶の表面に、電子濃度が1×1022cm-3未満の材料から成るコンタクト層を直接設けることとした。これにより、コンタクト層側から半導体表面側への波動関数の浸み出しが抑制され、その結果、フェルミレベルピンニング現象に起因する障壁φBの発生が抑制され、より抵抗率の低いオーミック性の高い接触を実現することができる。
Outline of related art and contending technology (In Japanese)

半導体装置(デバイス)には電極が必須であり、半導体表面とのオーミック性接触を実現して、コンタクト抵抗を極力下げる必要がある。このためには、通常以下の二種類の方法がとられる。第一の方法は、半導体側の不純物濃度を上げて、金属中の電子がトンネル効果を通じて半導体側に出入りする状況を構築するものである。第二の方法は、電極の材料として、半導体材料表面にオーミック接触することができるような仕事関数を有する材料を選択するものである。

しかし、半導体結晶の導電型がn型の場合、仮に理論上はオーミック接触するはずの仕事関数を有する金属を選択しても、多くの場合、ショットキー接触してしまうことが知られている。この現象は、いわゆる「フェルミレベルピンニング」によるものと考えられている。

ショットキー理論によれば、n型半導体と金属との接触面(接合面)に生じるショットキー障壁φBは、金属の仕事関数φMとn型半導体の電子親和力φXとの差(φM-φX)で与えられることとされている。しかし、殆どの場合、ショットキー理論によるエネルギー障壁と実際のショットキー障壁とは一致しない。このような現象は、フェルミレベルが恰も「ピン止め」されたことによる効果のようにみえるため、フェルミレベルピンニングと呼ばれている。このフェルミレベルピンニングは、Siはもとより、Ge等の殆どの半導体と金属との接合でみられる現象である。ここで、φM、φχ、φBそれぞれの単位は[V]とする。

n型半導体と電極材料との接合界面におけるコンタクト抵抗率ρCは、ショットキー障壁φBおよび接合界面領域の単位体積あたりのドナー濃度NDと、下式1の関係にある。なお、式中のλは定数である。

(式省略)

つまり、n型半導体と電極材料とのオーミック接合界面を形成し、コンタクト抵抗率ρCを下げるためには、ショットキー障壁φBを低くするか、接合界面領域のドナー濃度NDを高くすればよい。

しかし、接合界面領域のドナー濃度NDを高くするには熱平衡状態では固溶限という限界があり、通常はその固溶限近くまで濃度は上げられており、それ以上に高くすることはできない。一方で、上述のとおり、n型半導体の場合は特に、フェルミレベルピンニング現象により、ショットキー障壁φBを所望の程度にまで充分低くすることができない。

さらに、半導体素子の微細化に伴ってコンタクトの面積も小さくなり、上式1から容易にわかるように、コンタクト面積をSとすると実際のコンタクト抵抗RcはρC/Sとなり、同じρCを用いた場合でも微細化と共に急激に上昇することになり、半導体素子本来の性能向上を実効的に妨げることになる。つまり、半導体素子を微細化してもドレイン電極・ソース電極間全抵抗に対するコンタクト抵抗の割合を増やさないためには、ρCそのものを縮小することが強く求められている。

そこで、先に述べたようにn型半導体と電極材料との接合界面領域に高いドナー濃度NDを有する半導体層を設けることでオーミック接触を実現する試みもなされてきた(特許文献1:特開2012-124483号公報や特許文献2:特開2014-41987号公報を参照)。

例えば、特許文献2には、n型Geと金属電極との間でフェルミレベルピンニング現象によって金属からn型Ge方向に流れる電子に対して障壁φBが発生し、この結果として接触抵抗が高くなることが知られており、n型Geと金属電極の間に、電子濃度(キャリア濃度)を高めたn型Ge層を入れれば空乏層が極度に狭まり、電子がトンネリングし、オーミック接触となることが予想される旨の記載があり、安価なプロセスにより、電極層とn-Ge層の接触抵抗を低減するn型Ge半導体層形成方法およびオーミック接触構造を提供することを目的として、電極用金属層とn型Ge層との間に、電子濃度が1019cm-3以上で厚みが2nm以上のn型Ge層を形成したことを特徴とするオーミック接触構造の発明が開示されている。

Field of industrial application (In Japanese)

本発明は、n型導電型を有する半導体結晶の表面に設けられるオーミック性の高い接触の(低いショットキー障壁φBを持つ)コンタクト構造に関する。

Scope of claims (In Japanese)
【請求項1】
 
室温におけるバンドギャップが1.2eV以下のn型導電型を有する半導体結晶の表面に、電子濃度が1×1022cm-3未満の材料から成るコンタクト層が直接設けられているコンタクト構造を備えている、半導体装置。

【請求項2】
 
前記半導体結晶は、Si、Ge、もしくはSiとGeの化合物(SixGey)の何れかである、請求項1に記載の半導体装置。

【請求項3】
 
前記半導体結晶はGeであり、前記コンタクト層はGd、Y、Ho、Er、Ybの何れかのゲルマニウム化物もしくはBiを主成分とする材料から成る、請求項1に記載の半導体装置。

【請求項4】
 
前記半導体結晶はSiであり、前記コンタクト層はBiを主成分とする材料から成る、請求項1に記載の半導体装置。

【請求項5】
 
前記半導体結晶の表面領域のドナー濃度が1×1018cm-3以下である、請求項1に記載の半導体装置。

【請求項6】
 
前記コンタクト層の上に金属層を備えている、請求項1~5の何れか1項に記載の半導体装置。

【請求項7】
 
前記半導体装置は、前記半導体結晶がSiもしくはGeである、nチャネルMOSFETである、請求項1~6の何れか1項に記載の半導体装置。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2018536911thum.jpg
State of application right Published
Reference ( R and D project ) CREST Development of Atomic or Molecular Two-Dimensional Functional Films and Creation of Fundamental Technologies for Their Applications AREA
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close