Top > Search of Japanese Patents > SEMICONDUCTOR FILM FORMING METHOD

SEMICONDUCTOR FILM FORMING METHOD UPDATE_EN commons meetings

Patent code P190016414
File No. KIT16046
Posted date Oct 21, 2019
Application number P2017-039028
Publication number P2018-147946A
Date of filing Mar 2, 2017
Date of publication of application Sep 20, 2018
Inventor
  • (In Japanese)片宗 優貴
  • (In Japanese)和泉 亮
Applicant
  • (In Japanese)国立大学法人九州工業大学
Title SEMICONDUCTOR FILM FORMING METHOD UPDATE_EN commons meetings
Abstract PROBLEM TO BE SOLVED: To provide a semiconductor film forming method capable of stably forming a semiconductor film in a predetermined pattern by using a masking material which has thermal stability and can be easily removed from a base material after chemical vapor deposition.
SOLUTION: A semiconductor film forming method of forming a semiconductor film 11 on a base material 10 in a predetermined patter comprises: a first step of forming a SiCNO film 12 as a masking material on a surface of the base material 10 in a predetermined region; a second step of forming the semiconductor film 11 in a non-formation region in the SiCNO film 12 on the surface of the base material 10 by chemical vapor deposition associated with generation of hydrogen radical and heating of the base material 10 and embrittling the SiCNO film 12; and a third step of removing the embrittled SiCNO film 12 from the base material 10.
Outline of related art and contending technology (In Japanese)

ダイヤモンドは、バンドギャップが5.47eVと大きく、炭化珪素や窒化ガリウムに比べ、絶縁破壊電界やキャリア移動度に優れることから、高効率かつ大電力用のパワー半導体の材料として期待されている。そして、ダイヤモンドは、それらの電気的特性に加え、機械的特性、熱伝導性及び化学的安定性に優れるため、MEMS、ヒートシンク、化学電極、バイオセンシングデバイス等、幅広い分野での採用が検討されている。ダイヤモンドをこれらの用途に用いるには、ダイヤモンドを所定の形状に高精度に成形する技術が重要であり、特に、ダイオードやトランジスタ等の微細化プロセスが必要な半導体デバイスには、ダイヤモンドの成形技術の高精度化が求められる。なお、ダイヤモンドを所定の形状に成形する具体的な技術が特許文献1、2に開示されている。

Field of industrial application (In Japanese)

本発明は、半導体膜を所定のパターンで基材に設ける半導体膜形成方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
基材に半導体膜を所定のパターンで設ける半導体膜形成方法において、
前記基材表面の所定領域にマスキング材であるSiCNO膜を形成する第1工程と、
水素ラジカルの発生及び前記基材の加熱を伴う化学気相蒸着によって、前記基材表面の前記SiCNO膜の非形成領域に前記半導体膜を設けると共に、前記SiCNO膜を脆化させる第2工程と、
脆化した前記SiCNO膜を前記基材から除去する第3工程とを有することを特徴とする半導体膜形成方法。

【請求項2】
 
請求項1記載の半導体膜形成方法において、前記SiCNO膜の組成をSixCyNzO(1-x-y-z)として、該組成の原子数比は、0.40<x<0.60、0.10<y<0.30、0.10<z<0.30、0<1-x-y-z<0.20であることを特徴とする半導体膜形成方法。

【請求項3】
 
請求項2記載の半導体膜形成方法において、前記原子数比は、0.50<x<0.60、0.10<y<0.20、0.15<z<0.25、0.05<1-x-y-z<0.15であることを特徴とする半導体膜形成方法。

【請求項4】
 
請求項1~3のいずれか1項に記載の半導体膜形成方法において、前記半導体膜は、ダイヤモンド、窒化ガリウム又はシリコンカーバイドの結晶成長によって形成されることを特徴とする半導体膜形成方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2017039028thum.jpg
State of application right Published
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close