TOP > 国内特許検索 > ニューロン回路、システムおよびスイッチ回路

ニューロン回路、システムおよびスイッチ回路 NEW

国内特許コード P190016514
整理番号 (AF47P002)
掲載日 2019年11月26日
出願番号 特願2018-553650
出願日 平成29年7月18日(2017.7.18)
国際出願番号 JP2017025932
国際公開番号 WO2018100790
国際出願日 平成29年7月18日(2017.7.18)
国際公開日 平成30年6月7日(2018.6.7)
優先権データ
  • 特願2016-233444 (2016.11.30) JP
発明者
  • 矢嶋 赳彬
  • 鳥海 明
出願人
  • 国立研究開発法人科学技術振興機構
発明の名称 ニューロン回路、システムおよびスイッチ回路 NEW
発明の概要 時系列にスパイク信号が入力する入力端子と、一端が前記入力端子に接続され、他端が中間ノードに接続され、単一のスパイク信号が入力しても高抵抗状態を維持し、第1期間内に複数のスパイク信号が入力すると抵抗値が前記高抵抗状態より低い低抵抗状態となる第1スイッチ素子と、前記中間ノードに接続され、前記第1スイッチ素子が低抵抗状態となると前記入力端子を所定レベルとするフィードバック回路と、前記入力端子と前記中間ノードとの間に前記第1スイッチ素子と直列に接続され、前記入力端子に1+または複数のスパイク信号が入力しても低抵抗状態を維持し、前記入力端子が所定レベルとなると高抵抗状態となる第2スイッチ素子と、を具備するニューロン回路。
従来技術、競合技術の概要

電圧を印加しない状態では高抵抗状態であり、電圧を印加すると低抵抗状態となる。電圧を遮断すると自発的に高抵抗状態に戻るスイッチ素子が知られている(例えば、非特許文献1-6)。負性抵抗を有するスイッチ素子が知られている(例えば、非特許文献7-11)

産業上の利用分野

本発明は、ニューロン回路、システムおよびスイッチ回路に関する。

特許請求の範囲 【請求項1】
時系列にスパイク信号が入力する入力端子と、
一端が前記入力端子に接続され、他端が中間ノードに接続され、単一のスパイク信号が入力しても高抵抗状態を維持し、第1期間内に複数のスパイク信号が入力すると抵抗値が前記高抵抗状態より低い低抵抗状態となる第1スイッチ素子と、
前記中間ノードに接続され、前記第1スイッチ素子が低抵抗状態となると前記入力端子を所定レベルとするフィードバック回路と、
前記入力端子と前記中間ノードとの間に前記第1スイッチ素子と直列に接続され、前記入力端子に1または複数のスパイク信号が入力しても低抵抗状態を維持し、前記入力端子が所定レベルとなると高抵抗状態となる第2スイッチ素子と、
を具備するニューロン回路。

【請求項2】
前記中間ノードと基準電位端子との間に接続された負荷を具備する請求項1記載のニューロン回路。

【請求項3】
前記所定レベルはハイレベルである請求項2記載のニューロン回路。

【請求項4】
前記第1スイッチ素子は、前記一端と前記他端との間に接続され、第2期間内に前記他端に対し前記一端に印加される電圧を平均化した内部状態量が第1閾値より低いときに高抵抗状態となり、前記内部状態量が第2閾値より高いときに低抵抗状態となる抵抗体を備える請求項1から3のいずれか一項記載のニューロン回路。

【請求項5】
前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で絶縁相となり、前記内部状態量は、前記第2期間内に前記他端に対し前記一端に印加される電圧のRMSである請求項4記載のニューロン回路。

【請求項6】
前記第1スイッチ素子は、前記一端と前記他端との間に接続され、内部状態量が第1閾値より低いときに高抵抗状態となり、前記内部状態量が第2閾値より高いときに低抵抗状態となる抵抗体を備え、
時刻Tにおける前記内部状態量S(T)は、前記一端と前記他端との間の電圧をV10、V10が前記内部状態量に与える影響をf(V10)、および前記内部状態量の緩和時間をτdecとしたとき
(式省略)
である請求項1から3のいずれか一項記載のニューロン回路。

【請求項7】
前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で絶縁相となり、Aを定数としたときf(V10)=A×V10である請求項6記載のニューロン回路。

【請求項8】
前記抵抗体は酸化バナジウムである請求項1から7のいずれか一項記載のニューロン回路。

【請求項9】
前記入力端子と前記中間ノードとの間に前記第1スイッチ素子および前記第2スイッチと直列に接続され、単一のスパイク信号が入力しても高抵抗状態を維持し、第3期間内に複数の前記スパイク信号が入力すると低抵抗状態となる第3スイッチ素子を具備する請求項1から7のいずれか一項記載のニューロン回路。

【請求項10】
前記第3スイッチ素子の高抵抗状態の抵抗値は前記第1スイッチ素子の高抵抗状態の抵抗値より高く、
前記第3スイッチの低抵抗状態の抵抗値は前記第1スイッチ素子の高抵抗状態の抵抗値より低い請求項9記載のニューロン回路。

【請求項11】
請求項1から10のいずれか一項記載のニューロン回路と、
前記ニューロン回路を接続するシナプス回路と、
を具備するシステム。

【請求項12】
入力信号が入力する入力端子と、
出力端子と、
前記入力端子に接続された一端と、前記出力端子に接続された他端と、前記一端と前記他端との間に接続され、内部状態量が第1閾値より低いときに高抵抗状態となり、前記内部状態量が第2閾値より高いときに前記高抵抗状態より抵抗値の低い低抵抗状態となる抵抗体と、を備えるスイッチ素子と、
を具備し、
時刻Tにおける前記内部状態量S(T)は、前記一端と前記他端との間の電圧をV10、V10が内部状態量に与える影響をf(V10)、および前記内部状態量の緩和時間をτdecとしたとき
(式省略)
であり、
前記入力信号の変動周期は前記緩和時間より短いスイッチ回路。

【請求項13】
前記入力信号は複数のスパイク信号であり、前記複数のスパイク信号の間隔は前記緩和時間より短い請求項12記載のスイッチ回路。

【請求項14】
前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で絶縁相となり、Aを定数としたときf(V10)=A×V10である請求項12または13記載スイッチ回路。
国際特許分類(IPC)
画像

※ 画像をクリックすると拡大します。

JP2018553650thum.jpg
出願権利状態 公開
参考情報 (研究プロジェクト等) CREST 二次元機能性原子・分子薄膜の創製と利用に資する基盤技術の創出 領域
ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。


PAGE TOP

close
close
close
close
close
close
close