Top > Search of Japanese Patents > DIAMOND FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME

DIAMOND FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME UPDATE_EN

Patent code P200016746
File No. 2093
Posted date Apr 8, 2020
Application number P2018-161761
Publication number P2020-035917A
Date of filing Aug 30, 2018
Date of publication of application Mar 5, 2020
Inventor
  • (In Japanese)川原田 洋
  • (In Japanese)矢部 太一
Applicant
  • (In Japanese)学校法人早稲田大学
Title DIAMOND FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME UPDATE_EN
Abstract PROBLEM TO BE SOLVED: To provide a diamond field effect transistor having normally-off electrical characteristics.
SOLUTION: The diamond field effect transistor includes: a diamond substrate 10; a source electrode 20 and a drain electrode 22, formed on the diamond substrate 10; a hydrogenated layer 30 formed in a region of the diamond substrate 10 between the source electrode 20 and the drain electrode 22; an auxiliary insulating layer 51 formed in contact with an upper surface of the hydrogenated layer 30; a gate insulating layer 40 formed on the auxiliary insulating layer 51; and a gate electrode 60 formed on the gate insulating layer 40 and disposed by being overlapped with the auxiliary insulating layer 51 in plan view.
Outline of related art and contending technology (In Japanese)

ダイヤモンドは、高電圧、大電流動作が必要とされる大電力用の半導体装置に適した半導体材料として期待されており、ダイヤモンド基板を用いた電界効果トランジスタ(FET: Field Effect Transistor)が開発されている。

ダイヤモンド基板を用いた電界効果トランジスタでは、ダイヤモンド基板の表面を水素終端することにより、その表面直下にP型の導電層を誘起して、トランジスタとして動作させる技術が提案されている(例えば、特許文献1)。

Field of industrial application (In Japanese)

本発明は、ダイヤモンド基板を用いたダイヤモンド電界効果トランジスタ及びその製造方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
ダイヤモンド基板と、
前記ダイヤモンド基板の上に形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記ダイヤモンド基板の領域に形成された水素化層と、
前記水素化層の上面に接して形成された補助絶縁層と、
前記補助絶縁層の上に形成されたゲート絶縁層と、
前記ゲート絶縁層の上に形成され、平面視で前記補助絶縁層に重なって配置されたゲート電極と
を有することを特徴とするダイヤモンド電界効果トランジスタ。

【請求項2】
 
前記補助絶縁層は、シリコン酸化層であることを特徴とする請求項1に記載のダイヤモンド電界効果トランジスタ。

【請求項3】
 
前記補助絶縁層は前記水素化層上の一部の領域に配置され、平面視で前記ゲート電極は前記補助絶縁層の全体に重なって配置されていることを特徴とする請求項1又は2に記載のダイヤモンド電界効果トランジスタ。

【請求項4】
 
前記ゲート絶縁層は、前記水素化層上の一部の領域に開口部が配置された第1ゲート絶縁層と、前記開口部を埋め込んで前記第1ゲート絶縁層の上に配置された第2ゲート絶縁層とから形成され、
前記補助絶縁層は、前記第1ゲート絶縁層の開口部の底に配置されていることを特徴とする請求項3に記載のダイヤモンド電界効果トランジスタ。

【請求項5】
 
前記補助絶縁層は、前記ソース電極及び前記ドレイン電極を除く前記ダイヤモンド基板の領域に形成されることで、前記水素化層上の全体に配置され、
前記ゲート電極は平面視で前記水素化層上の全体に重なって配置されていることを特徴とする請求項1又は2に記載のダイヤモンド電界効果トランジスタ。

【請求項6】
 
ダイヤモンド基板の上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極の間の前記ダイヤモンド基板の領域を水素終端して水素化層を形成する工程と、
前記水素化層の上面に接する補助絶縁層を形成する工程と、
前記補助絶縁層の上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層の上に、平面視で前記補助絶縁層に重なるようにゲート電極を形成する工程と
を有することを特徴とするダイヤモンド電界効果トランジスタの製造方法。

【請求項7】
 
前記補助絶縁層を形成する工程は、
前記水素化層の上にシリコン層を形成し、前記シリコン層を酸化することを含むことを特徴とする請求項6に記載のダイヤモンド電界効果トランジスタの製造方法。

【請求項8】
 
前記補助絶縁層を形成する工程の前に、前記水素化層上の一部の領域に開口部が設けられた第1ゲート絶縁層を形成する工程を有し、
前記補助絶縁層を形成する工程において、前記第1ゲート絶縁層の開口部に前記補助絶縁層を形成し、
前記補助絶縁層を形成する工程の後に、前記補助絶縁層及び前記第1ゲート絶縁層の上に第2ゲート絶縁層を形成する工程を有し、
前記ゲート絶縁層は、前記第1ゲート絶縁層と前記第2ゲート絶縁層とから形成されることを特徴とする請求項6又は7に記載のダイヤモンド電界効果トランジスタの製造方法。

【請求項9】
 
前記補助絶縁層を形成する工程において、
前記補助絶縁層は、前記ソース電極及び前記ドレイン電極を除く前記ダイヤモンド基板の領域に形成されることで、前記水素化層上の全体に配置され、
前記ゲート電極を形成する工程において、
前記ゲート電極は平面視で前記水素化層上の全体に重なって配置されることを特徴とする請求項6又は7に記載のダイヤモンド電界効果トランジスタの製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2018161761thum.jpg
State of application right Published
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close