Top > Search of Japanese Patents > MULTISTAGE AMPLIFIER CIRCUIT

MULTISTAGE AMPLIFIER CIRCUIT

Patent code P200016844
File No. 6142
Posted date May 11, 2020
Application number P2018-107705
Publication number P2019-213055A
Date of filing Jun 5, 2018
Date of publication of application Dec 12, 2019
Inventor
  • (In Japanese)田仲 顕至
  • (In Japanese)福山 裕之
  • (In Japanese)野坂 秀之
  • (In Japanese)小野寺 秀俊
  • (In Japanese)平塚 昌崇
Applicant
  • (In Japanese)日本電信電話株式会社
  • (In Japanese)国立大学法人京都大学
Title MULTISTAGE AMPLIFIER CIRCUIT
Abstract PROBLEM TO BE SOLVED: To provide a multistage amplifier circuit with a broader band than the conventional.
SOLUTION: The multistage amplifier circuit includes: cascade-connected amplifier circuits A1, A2; passive circuits 1, 2 inserted at least either one between a positive side power supply terminal PT and a positive side power supply line PL of the amplifier circuit A1 on the latter stage and between a negative side power supply terminal NT and a negative side power supply line NL of the amplifier circuit A1. The characteristics of the passive circuits 1, 2 are set so that a gain of the amplifier circuit A2 increases at a higher frequency than a cutoff frequency of the amplifier circuit A1 at the first stage.
Outline of related art and contending technology (In Japanese)

従来の多段増幅回路は、図19に示すように同程度の利得と帯域とを持つ複数の増幅回路A1,A2を直列に接続することで構成される。図19のINは信号入力端子、OUTは信号出力端子、PLは正側電源線、NLは負側電源線である。1段の増幅回路と多段増幅回路で同等の利得・帯域を実現した場合、多段増幅回路の方が消費電力が低くなるという特徴を持つ(非特許文献1参照)。

従来の多段増幅回路で例えばTIA(Transimpedance Amplifier)を実現した場合、同程度の周波数特性の複数の増幅回路を直列に接続することから、減衰傾度が大きくなり、-3dB帯域が狭くなるという課題があった。

図20(A)は増幅回路A1の周波数特性を示す図、図20(B)は増幅回路A2の周波数特性を示す図、図20(C)は増幅回路A1,A2を直列に接続した多段増幅回路の周波数特性を示す図である。増幅回路A1,A2の利得をG、遮断周波数をf-3dBとすると、多段増幅回路の利得G’は、増幅回路A1,A2の利得Gよりも大きくなる。一方、多段増幅回路の遮断周波数f’-3dBは、増幅回路A1,A2の遮断周波数f-3dBよりも低くなってしまう。

Field of industrial application (In Japanese)

本発明は、電気信号の増幅に利用される多段増幅回路に関する技術であって、特に広帯域化や、低消費電力化、省面積化、低雑音化が可能な技術に関するものである。

Scope of claims (In Japanese)
【請求項1】
 
縦続接続された複数の増幅回路と、
初段以外の1つ以上の前記増幅回路の正側電源端子と正側電源線との間、および初段以外の1つ以上の前記増幅回路の負側電源端子と負側電源線との間の少なくとも一方に挿入された受動回路とを備え、
前記受動回路の特性は、この受動回路が挿入された1つ以上の前記増幅回路の利得が初段の前記増幅回路の遮断周波数よりも高い周波数で上昇するように設定されることを特徴とする多段増幅回路。

【請求項2】
 
請求項1記載の多段増幅回路において、
前記受動回路は、
初段以外の1つ以上の前記増幅回路の正側電源端子と正側電源線との間、および初段以外の1つ以上の前記増幅回路の負側電源端子と負側電源線との間の少なくとも一方に挿入された抵抗と、
この抵抗と並列に設けられた容量とから構成されることを特徴とする多段増幅回路。

【請求項3】
 
請求項1記載の多段増幅回路において、
前記受動回路は、
初段以外の2つの前記増幅回路のうち第1の増幅回路の正側電源端子と正側電源線との間、および前記第1の増幅回路の負側電源端子と負側電源線との間の少なくとも一方に挿入された第1の抵抗と、
初段以外の2つの前記増幅回路のうち前記第1の増幅回路と異なる第2の増幅回路の正側電源端子と正側電源線との間、および前記第2の増幅回路の負側電源端子と負側電源線との間の少なくとも一方に挿入された第2の抵抗と、
一端が前記第1の抵抗の第1の増幅回路側の端子に接続され、他端が前記第2の抵抗の第2の増幅回路側の端子に接続された容量とから構成され、
初段以外の2つの前記増幅回路は、反転増幅回路であることを特徴とする多段増幅回路。

【請求項4】
 
請求項2または3記載の多段増幅回路において、
MOSトランジスタのゲートとソース間の容量を、前記受動回路の容量として用いることを特徴とする多段増幅回路。

【請求項5】
 
請求項1乃至4のいずれか1項に記載の多段増幅回路において、
初段以外の前記増幅回路は、ソース接地増幅回路であることを特徴とする多段増幅回路。

【請求項6】
 
請求項1乃至4のいずれか1項に記載の多段増幅回路において、
初段以外の前記増幅回路は、インバータ増幅回路であることを特徴とする多段増幅回路。

【請求項7】
 
請求項1乃至6のいずれか1項に記載の多段増幅回路において、
初段の前記増幅回路は、入力端子と出力端子との間に挿入された帰還抵抗を有するトランスインピーダンス増幅回路であることを特徴とする多段増幅回路。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2018107705thum.jpg
State of application right Published
Please contact us by e-mail or facsimile if you have any interests on this patent. Thanks.


PAGE TOP

close
close
close
close
close
close
close