Top > Search of Japanese Patents > SIC JUNCTION FIELD EFFECT TRANSISTOR AND SIC COMPLEMENTARY JUNCTION FIELD EFFECT TRANSISTOR

SIC JUNCTION FIELD EFFECT TRANSISTOR AND SIC COMPLEMENTARY JUNCTION FIELD EFFECT TRANSISTOR

Patent code P200016878
File No. 5906
Posted date May 12, 2020
Application number P2018-036440
Publication number P2019-091873A
Date of filing Mar 1, 2018
Date of publication of application Jun 13, 2019
Priority data
  • P2017-221295 (Nov 16, 2017) JP
Inventor
  • (In Japanese)木本 恒暢
  • (In Japanese)金子 光顕
  • (In Japanese)中島 誠志
Applicant
  • (In Japanese)国立大学法人京都大学
Title SIC JUNCTION FIELD EFFECT TRANSISTOR AND SIC COMPLEMENTARY JUNCTION FIELD EFFECT TRANSISTOR
Abstract PROBLEM TO BE SOLVED: To provide a SiC junction field effect transistor capable of stable operation in a wide temperature range and easily producing a complementary JFET.
SOLUTION: The SiC junction type field effect transistor includes: a source region 11 and a drain region 12 of a first conductivity type formed apart from each other on a main surface of a SiC substrate 10; a buried channel region 13 of the first conductivity type formed below the source region; and a pair of gate regions 14a, 14b of a second conductivity type formed on both sides of a region including at least the source region and the buried channel region, which is the main surface of the SiC substrate. The buried channel region and the drain region are connected by a buried impurity region 15 of the first conductivity type formed below the pair of gate regions.
Outline of related art and contending technology (In Japanese)

炭素珪素(SiC)は、絶縁破壊電界強度がシリコン(Si)に比べて約10倍高いため、Siの限界を超える高耐圧パワーデバイスが開発されている。

一方、現在の半導体集積回路は、主にシリコン(Si)で作製されているが、産業分野においては、自動車や航空機のエンジン制御、自動車タイヤのモニター、宇宙用エレクトロニクスなど、Siでは実現不可能な200℃以上の高温において動作する集積回路が渇望されている。

SiCは、バンドギャップがSiに比べて約3倍高いため、500℃以上の高温環境下で動作する集積回路が作製可能である。

SiC基板を用いて作製した集積回路として、例えば、非特許文献1には、相補型MOSFETで構成された集積回路が開示されている。また、特許文献1には、nチャネルJFETとpチャネルJFETとを半絶縁性のSiC層で絶縁分離した相補型JFETが開示されている。

Field of industrial application (In Japanese)

本発明は、炭素珪素(SiC)基板を用いて形成されたSiC接合型電界効果トランジスタ(以下、「SiCJFET」という)、及び、このSiC JFETで構成されたnチャネルJFET及びpチャネルJFETを備えたSiC相補型接合型電界効果トランジスタ(以下、「SiC相補型JFET]という)に関する。

Scope of claims (In Japanese)
【請求項1】
 
SiC基板の主面に、互いに離間して形成された第1導電型のソース領域及びドレイン領域と、
前記ソース領域の下方に形成された第1導電型の埋込チャネル領域と、
前記SiC基板の主面であって、少なくも前記ソース領域及び前記埋込チャネル領域を含む領域の両側に形成された一対の第2導電型のゲート領域と、
を備え、
前記埋込チャネル領域と、前記ドレイン領域とは、前記一対のゲート領域より下方に形成された第1導電型の埋込不純物領域によって接続されている、SiC接合型電界効果トランジスタ。

【請求項2】
 
前記埋込チャネル領域の不純物濃度は、前記ソース領域及び前記埋込不純物領域の不純物濃度よりも低濃度に設定されている、請求項1に記載のSiC接合型電界効果トランジスタ。

【請求項3】
 
前記SiC接合型電界効果トランジスタは、ノーマリオフ型のトランジスタであって、
前記埋込チャネル領域の不純物濃度をN(cm-3)、前記一対のゲート領域に挟まれた前記埋込チャネル領域の厚さをD(cm)としたとき、N(D/2)2<1.5×107
cm-1を満たす、請求項2に記載のSiC接合型電界効果トランジスタ。

【請求項4】
 
前記ソース領域、前記ドレイン領域、前記埋込チャネル領域、前記ゲート領域、及び前記埋込不純物領域は、それぞれ、イオン注入層で構成されている、請求項1に記載のSiC接合型電界効果トランジスタ。

【請求項5】
 
SiC基板に、nチャネル接合型電界効果トランジスタと、pチャネル接合型電界効果トランジスタとが形成されたSiC相補型接合型電界効果トランジスタであって、
前記nチャネル接合型電界効果トランジスタ及びpチャネル接合型電界効果トランジスタは、それぞれ、請求項1~4の何れかに記載のSiC接合型電界効果トランジスタで構成されている、SiC相補型接合型電界効果トランジスタ。

【請求項6】
 
前記nチャネル接合型電界効果トランジスタにおける前記埋込不純物領域の不純物濃度は、前記pチャネル接合型電界効果トランジスタにおける前記埋込不純物領域の不純物濃度よりも小さく設定されており、
前記nチャネル接合型電界効果トランジスタ及び前記pチャネル接合型電界効果トランジスタの各トランジスにおいて、前記埋込チャネル領域の前記一対のゲート領域が対向する方向と垂直な方向のチャネル幅は、略同じ長さに設定されている、請求項5に記載のSiC相補型接合型電界効果トランジスタ。

【請求項7】
 
SiC基板の主面に形成された第1導電型のチャネル領域と、
前記SiC基板の主面であって、前記チャネル領域を挟んで、互いに対向して形成された第1導電型のソース領域及びドレイン領域と、
前記SiC基板の主面であって、前記チャネル領域を挟んで、前記ソース領域及びドレイン領域が対向する方向と垂直な方向に形成された一対の第2導電型のゲート領域と、
を備えたSiC接合型電界効果トランジスタ。

【請求項8】
 
SiC基板に、nチャネル接合型電界効果トランジスタと、pチャネル接合型電界効果トランジスタとが形成されたSiC相補型接合型電界効果トランジスタであって、
前記nチャネル接合型電界効果トランジスタ及びpチャネル接合型電界効果トランジスタは、それぞれ、請求項7に記載のSiC接合型電界効果トランジスタで構成されている、SiC相補型接合型電界効果トランジスタ。

【請求項9】
 
前記nチャネル接合型電界効果トランジスタにおける前記チャネル領域の深さ方向におけるチャネル幅は、前記pチャネル接合型電界効果トランジスタにおける前記チャネル領域の深さ方向におけるチャネル幅よりも短く設定されている、請求項8に記載のSiC相補型接合型電界効果トランジスタ。

【請求項10】
 
SiC基板の主面に、互いに離間して形成された第1導電型のソース領域及びドレイン領域と、
前記ソース領域の下方に形成された第1導電型の埋込チャネル領域と、
前記SiC基板の主面であって、少なくも前記ソース領域及び前記埋込チャネル領域を含む領域の片側に形成された第2導電型のゲート領域と、
を備え、
前記埋込チャネル領域と、前記ドレイン領域とは、前記ゲート領域より下方に形成された第1導電型の埋込不純物領域によって接続されている、SiC接合型電界効果トランジスタ。

【請求項11】
 
SiC基板の主面に形成された第1導電型のチャネル領域と、
前記SiC基板の主面であって、前記チャネル領域を挟んで、互いに対向して形成された第1導電型のソース領域及びドレイン領域と、
前記SiC基板の主面であって、前記チャネル領域の片側に、前記ソース領域及びドレイン領域が対向する方向と垂直な方向に形成された第2導電型のゲート領域と、
を備えたSiC接合型電界効果トランジスタ。

【請求項12】
 
SiC基板の主面に形成された第1導電型のチャネル領域と、
前記SiC基板の主面であって、前記チャネル領域を挟んで、互いに対向して形成された第1導電型のソース領域及びドレイン領域と、
前記SiC基板の主面であって、前記ソース領域及びドレイン領域が対向する方向と垂直な方向に形成された一対の第2導電型のゲート領域と、
を備え、
前記一対のゲート領域は、それぞれ、対向する側の端部が、平面視において、前記チャネル領域と重なって形成されている、SiC接合型電界効果トランジスタ。

【請求項13】
 
前記一対のゲート領域の深さは、前記チャネル領域の深さよりも深い、請求項12に記載のSiC接合型電界効果トランジスタ。

【請求項14】
 
前記SiC基板の主面であって、前記ソース領域、ドレイン領域、及び前記チャネル領域を取り囲むように、第2導電型のゲートアクセス領域がリング状に形成されており、
前記一対のゲート領域は、それぞれ、前記ゲートアクセス領域と接続されている、請求項12に記載のSiC接合型電界効果トランジスタ。

【請求項15】
 
前記SiC基板の主面であって、前記一対のゲート領域との間に、平面視において、前記チャネル領域と重なる複数のゲート領域が、等間隔に形成されている、請求項12に記載のSiC接合型電界効果トランジスタ。

【請求項16】
 
SiC基板に、nチャネル接合型電界効果トランジスタと、pチャネル接合型電界効果トランジスタとが形成されたSiC相補型接合型電界効果トランジスタであって、
前記nチャネル接合型電界効果トランジスタ及びpチャネル接合型電界効果トランジスタは、それぞれ、請求項12~15の何れかに記載のSiC接合型電界効果トランジスタで構成されている、SiC相補型接合型電界効果トランジスタ。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2018036440thum.jpg
State of application right Published
Please contact us by e-mail or facsimile if you have any interests on this patent. Thanks.


PAGE TOP

close
close
close
close
close
close
close