TOP > 国内特許検索 > 半導体積層構造体の製造方法及び半導体積層構造体

半導体積層構造体の製造方法及び半導体積層構造体

国内特許コード P200016927
整理番号 (FU802)
掲載日 2020年6月3日
出願番号 特願2019-157855
公開番号 特開2020-038968
出願日 令和元年8月30日(2019.8.30)
公開日 令和2年3月12日(2020.3.12)
優先権データ
  • 特願2018-163908 (2018.8.31) JP
発明者
  • 橋本 明弘
出願人
  • 国立大学法人福井大学
発明の名称 半導体積層構造体の製造方法及び半導体積層構造体
発明の概要 【課題】従来に比べて低転位密度の半導体層を形成する半導体積層構造体の製造方法及び半導体積層構造体を提供する。
【解決手段】半導体積層構造体の製造方法は、基板1上にシングルドメインのシード層2が臨界膜厚以下で積層される工程と、シード層2が積層された基板1が熱処理されてシード層2との界面に犠牲層31が形成され、基板1とシード層2との結合を分子間力を主とした結合とすることでシード層2が犠牲シード層30とされる工程と、犠牲シード層30上に単元素又は化合物の半導体結晶層4が成長される工程とを含む。
【選択図】図3
従来技術、競合技術の概要

従来の半導体の製造方法として、バッファ層上の窒化物系III‐V族化合物半導体の転位密度を小さくする半導体積層構造体の製造方法が知られている(例えば、特許文献1参照。)。

この半導体積層構造体の製造方法は、SiC基板上にAlNからなるバッファ層を形成し、当該バッファ層上にGa層を堆積させ、当該Ga層の表面に窒素源を照射し、当該Ga層を転位が少ないGaN層の下層部と、当該下層部より転位の少ないGaN層の上層部として再構築し、当該GaN層の上層部上にGaN層を形成することで転位密度の小さいGaN層を得る。

また、同様に、バッファ層上の窒化物系III‐V族化合物半導体の転位密度を小さくする半導体積層構造体の製造方法が知られている(例えば、特許文献2参照。)。

この半導体積層構造の製造方法は、SiC基板上にAlNからなるバッファ層を形成し、当該バッファ層上にGaN層を成長させ、バッファ層とGaN層の界面近傍にGaイオンを打ち込んでAlNのバッファ層とGaN層との界面付近にアモルファスの層を形成し、その後、基板温度を800℃まで上げてアモルファスの層の上のGaN層を再結晶化して転位の少ないGaN層を形成する。

産業上の利用分野

本発明は、半導体積層構造体の製造方法及び半導体積層構造体に関する。

特許請求の範囲 【請求項1】
基板上にシングルドメインのシード層が臨界膜厚以下で積層される工程と、
前記シード層が積層された前記基板が熱処理されて前記シード層との界面に犠牲層が形成され、当該犠牲層によって前記基板と前記シード層との結合が分子間力を主とした結合にされることで前記シード層が犠牲シード層とされる工程と、
前記犠牲シード層上に単元素又は化合物の半導体結晶層が前記犠牲シード層の膜厚以上に成長される工程とを含む半導体積層構造体の製造方法。

【請求項2】
前記基板と前記犠牲シード層とが前記犠牲層で剥離される工程をさらに含む請求項1に記載の半導体積層構造体の製造方法。

【請求項3】
前記半導体結晶層の前記犠牲シード層側の面が研磨又はエッチングされ前記犠牲シード層が剥離される工程をさらに含む請求項2に記載の半導体積層構造体の製造方法。

【請求項4】
前記犠牲層の膜厚は、前記シード層が積層された前記基板が熱処理される際の条件、及び前記シード層の膜厚に基づき定められる請求項1から3のいずれか1項に記載の半導体積層構造の製造方法。

【請求項5】
SiC基板上にシングルドメインのAlN層が臨界膜厚以下で積層される工程と、
前記AlN層が積層されたSiC基板が熱処理されて前記AlN層との界面にグラフェン層が形成され、当該グラフェン層によって前記SiC基板と前記AlN層との結合が分子間力を主とした結合にされることで前記AlN層が犠牲シード層とされる工程と、
前記犠牲シード層となったAlN層上に単元素又は化合物の半導体結晶層が成長される工程とを含む半導体積層構造体の製造方法。

【請求項6】
前記SiC基板と前記AlN層が前記グラフェン層で剥離される工程をさらに含む請求項5に記載の半導体積層構造体の製造方法。

【請求項7】
前記半導体結晶層の前記AlN層側の面が研磨され前記AlN層が剥離される工程をさらに含む請求項6に記載の半導体積層構造体の製造方法。

【請求項8】
シングルドメインの犠牲シード層と、
前記犠牲シード層上に成長された単元素又は化合物の半導体結晶層とを有する半導体積層構造体。

【請求項9】
基板上にシード層が形成された後、当該基板と当該シード層が熱処理され当該基板の当該シード層との界面に得られた分子間力を主とした結合力で結合する犠牲層を前記犠牲シード層下にさらに有する請求項8に記載の半導体積層構造体。

【請求項10】
前記基板をさらに有する請求項9に記載の半導体積層構造体。

【請求項11】
シングルドメインのAlN層と、
前記AlN層上に成長されたSi又はIII‐V族化合物半導体層とを有する半導体積層構造体。

【請求項12】
SiC基板上に臨界膜厚以下で前記AlN層が形成された後、当該SiC基板と当該AlN層が熱処理され当該SiC基板の当該AlN層との界面に得られた分子間力を主とした結合力で結合するグラフェン層をさらに有する請求項11に記載の半導体積層構造体。

【請求項13】
前記SiC基板をさらに有する請求項12に記載の半導体積層構造体。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2019157855thum.jpg
出願権利状態 公開
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記までご連絡ください。


PAGE TOP

close
close
close
close
close
close
close