Top > Search of Japanese Patents > WIRING STRUCTURE

WIRING STRUCTURE UPDATE_EN

Patent code P200017056
File No. S2019-0066-N0
Posted date Jul 28, 2020
Application number P2018-205406
Publication number P2020-072184A
Date of filing Oct 31, 2018
Date of publication of application May 7, 2020
Inventor
  • (In Japanese)篠嶋 妥
  • (In Japanese)ヤズダン ザーレ
  • (In Japanese)大貫 仁
Applicant
  • (In Japanese)国立大学法人茨城大学
Title WIRING STRUCTURE UPDATE_EN
Abstract PROBLEM TO BE SOLVED: To restrain projection of a wiring layer due to plastic deformation at the time of heat-cycle, in a wiring structure constituted by embedding the wiring layer in a silicon substrate.
SOLUTION: It is effective to set a barrier layer so that plastic deformation of a wiring layer is restrained, by reducing maximum stress applied to the wiring layer at the time of heat-cycle. More specifically, it is preferable to use a material of small Young's modulus as the barrier layer. Organic material is such a material. Fig. 6 shows calculation results of relationship between the temperature and the projection amount of the wiring layer when temperature cycle (1 cycle) is applied (1) in a case where the barrier layer is a single layer structure of this organic material (thickness 0.5 μm), and (2-4) in a case where the barrier layer is a multilayer structure of hard film placed on the inside and/or the outside of the organic material layer, and (0) in a case using a barrier layer composed of Ti. Since plastic deformation of the wiring layer is restrained when this organic material is used as the barrier layer, projection amount P1 after heat-cycle application can be almost zero.
Outline of related art and contending technology (In Japanese)

集積回路では、シリコン基板の表面において形成された半導体素子(トランジスタ等)同士を電気的に接続するための微細な配線が多く形成されている。一方、近年では、これとは異なり、シリコン基板を貫通しその厚さ方向の電流の経路となるシリコン貫通電極(TSV:Trough Silicon Via)も用いられている。TSVにより、TSVが形成されたシリコン基板の表面側と裏面側の素子やチップを電気的に接続することができる。

一般的に、TSVは、シリコン基板中に形成された貫通孔中に導電性の材料で構成された配線層がめっき等の方法によって埋め込まれて形成される。この配線層を構成する材料としては、電気抵抗率が低い銅が主に用いられる。また、銅のシリコン基板への拡散を防止するため、あるいはこの配線層とシリコン基板との間の絶縁性を確保するために、銅で形成された配線層と貫通孔の内面との間には、配線層とは異なる材料で構成されたバリア層が形成される。TSVの大きさ(例えば貫通孔の内径)は、一般的な集積回路上の配線のサイズと比べると大きく、その製造方法や構成はTSV特有のものが用いられ、その製造方法、具体的構成については、例えば特許文献1に記載されている。

Field of industrial application (In Japanese)

本発明は、シリコンで構成された基板中に形成された孔部に、銅を主成分として構成された配線層が埋め込まれた構成を具備する配線構造に関する。

Scope of claims (In Japanese)
【請求項1】
 
シリコン(Si)を主成分とし、孔部が形成された基板と、
前記孔部の中に埋め込まれて形成され、銅(Cu)を主成分として構成された配線層と、
前記孔部の深さ方向に沿った内面と前記配線層との間に形成され、ヤング率が1GPa以下、かつポアソン比が0.40以下である軟質バリア層と、
を具備することを特徴とする配線構造。

【請求項2】
 
前記軟質バリア層のヤング率が100MPa以下とされたことを特徴とする請求項1に記載の配線構造。

【請求項3】
 
前記軟質バリア層の熱膨張係数が1×10-5/K以下とされたことを特徴とする請求項1又は2に記載の配線構造。

【請求項4】
 
前記軟質バリア層は有機材料で構成されたことを特徴とする請求項1から請求項3までのいずれか1項に記載の配線構造。

【請求項5】
 
前記軟質バリア層は空孔を有することを特徴とする請求項1から請求項4までのいずれか1項に記載の配線構造。

【請求項6】
 
前記内面と前記軟質バリア層との間、前記配線層と前記軟質バリア層との間の少なくともいずれかに、ヤング率が前記軟質バリア層よりも大きな硬質バリア層を具備することを特徴とする請求項1から請求項5までのいずれか1項に記載の配線構造。

【請求項7】
 
前記硬質バリア層は金属材料で構成されたことを特徴とする請求項6に記載の配線構造。

【請求項8】
 
前記孔部は前記基板を貫通しないように形成され、
前記孔部の底面と前記配線層との間に前記軟質バリア層を具備することを特徴とする請求項1から請求項7までのいずれか1項に記載の配線構造。

【請求項9】
 
前記孔部は前記基板を貫通しないように形成され、
前記孔部の底面と前記配線層との間に前記硬質バリア層を具備することを特徴とする請求項6又は7に記載の配線構造。

【請求項10】
 
前記孔部は前記基板を貫通して形成され、
前記配線層は、前記基板の両主面の間の電気的接続に使用されることを特徴とする請求項1から請求項7までのいずれか1項に記載の配線構造。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2018205406thum.jpg
State of application right Published
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close