TOP > 国内特許検索 > 高速スイッチング可能なゲート駆動回路

高速スイッチング可能なゲート駆動回路 新技術説明会

国内特許コード P200017133
整理番号 (内0517,S2017-0887-N0)
掲載日 2020年8月7日
出願番号 特願2019-529074
出願日 平成30年7月3日(2018.7.3)
国際出願番号 JP2018025269
国際公開番号 WO2019013054
国際出願日 平成30年7月3日(2018.7.3)
国際公開日 平成31年1月17日(2019.1.17)
優先権データ
  • 特願2017-135683 (2017.7.11) JP
発明者
  • 小林 和淑
  • 古田 潤
  • 稲森 奨
出願人
  • 国立大学法人京都工芸繊維大学
発明の名称 高速スイッチング可能なゲート駆動回路 新技術説明会
発明の概要 電力用スイッチング素子(PS)のゲートを駆動するためのゲート駆動回路(1)は、インダクタ(L1)と、インダクタ(L1)の一端と電源電位(VDD)との間に設けられた第1スイッチ(Q1)と、インダクタ(L1)の他端と接地電位との間に設けられた第2スイッチ(Q2)と、第1スイッチ(Q1)とインダクタ(L1)との第1接続ノード(C1)にカソードが接続された第1ダイオード(D1)と、第2スイッチ(Q2)とインダクタ(L1)との第2接続ノード(C2)にアノードが接続された第2ダイオード(D2)と、を備え、第1ダイオード(D1)のアノードと第2ダイオード(D2)のカソードとが接続されており、ゲートは、第1ダイオード(D1)のアノードと第2ダイオード(D2)のカソードとの第3接続ノード(C3)に接続されている。
従来技術、競合技術の概要

電力エネルギー応用分野においてパルス大電力技術は大きな位置付けであり、FETやIGBTなどの電圧駆動型の電力用半導体スイッチング素子を駆動して電力エネルギーを制御する駆動・制御回路が多く提案されている。そのような駆動・制御回路として、電力用半導体スイッチング素子のゲートにオン電圧を印加するためのオン駆動回路と、オフ電圧を印加するためのオフ駆動回路とを備え、電力用半導体スイッチング素子のオン・オフ状態を制御するものが一般に使用されている。

これらの駆動・制御回路では電力効率を高くすることと、電力用半導体スイッチング素子にダメージを与えないこと、および、対象機器や周辺機器への悪影響を防止するために、電力用半導体スイッチング素子のスイッチング時に発生する電磁ノイズを低減することが望まれている。その一つの方法として、電力用半導体スイッチング素子のゲートにゲート抵抗を接続して電力用半導体スイッチング素子に流れるゲート電流を、ターンオン又はターンオフに要する期間中に細かく調整する方法が知られている(例えば、非特許文献1)。

非特許文献1には、図10に示す回路が記載されている。図10では、直列接続された2つのスイッチQ11,Q12を備えたゲート駆動回路10によって、SiC-MOSFETで構成される電力用スイッチング素子PSのゲートを駆動する。電力用スイッチング素子PSのゲートには、ゲート抵抗Rが接続されており、スイッチQ11,Q12のオン/オフ制御により、ゲート電流を調整している。ここで、電力用スイッチング素子PSには、ゲートの内部抵抗およびゲート/ソース間に生じる内部容量Cissが存在するため、これらによってスイッチングが律速される。例えば、電力用スイッチング素子PSとして、ローム株式会社製SiC-MOSFET(形名:SCT2450KE)を用いた場合、内部抵抗が25Ω、内部容量が463pFである。そのため、電力用スイッチング素子PSのゲート電圧を95%充電するためには、約35nsの時間を要する。

また、電力用スイッチング素子PSのスイッチング動作は、電気回路的には内部容量Cissの充放電プロセスである。従って、ゲート抵抗Rgを小さくすると、ゲート電流の電流が大きくなり、ゲートの内部容量Cissの従放電に要する時間が短くなるためスイッチング損失は低減されるがスイッチングノイズが増大する。逆に、ゲート抵抗Rgを大きくすると、スイッチングノイズは低減されるがスイッチング損失が増大する。

この問題を解決するために、ゲート抵抗を低い抵抗値に設定することでソース/ドレイン間電圧が急速に立ち上がる(高速スイッチングされる)ように駆動し、ソース/ドレイン間電圧が所定値に達すると、ゲート抵抗を高い抵抗値に切り替える駆動方法が提案されている。しかし、駆動対象素子として用いられる電圧駆動型の電力用半導体スイッチング素子のスイッチング期間は、通常、数100ns以下であり、極めて短いスイッチング期間内に、抵抗値をタイミング良く切り替えなければならない。従って、ゲート抵抗値を可変にするための高速に動作する素子や、高電圧を検知する高精度なセンサを用いて構成しなければならず、装置が複雑で高価なものとなるだけでなく、制御のタイミングに余裕がないため制御が難しいという問題があり、スイッチングノイズ低減とスイッチング損失低減との間のトレードオフの関係を解消することは困難である。

これに対し、非特許文献2では、ゲート駆動回路にインダクタを用いることにより、スイッチング素子のオン動作を高速化している。非特許文献2には図11に示す回路が記載されている。図11では、直列接続されたスイッチQ21,Q22、およびスイッチQ21,Q22間に設けられたインダクタL21を備えたゲート駆動回路20によって、SiC-MOSFETで構成される電力用スイッチング素子PSのゲートを駆動する。ゲート駆動回路20では、スイッチング前にスイッチQ21,Q22をオンすることにより、インダクタL1に磁界のエネルギーを蓄え、その後、インダクタL1からの電流によりゲートを充電する。これにより、ゲートの内部抵抗に関係なく、一定の電流がゲートに供給されるため、電力用スイッチング素子PSのオン動作を高速化することができる。

しかし、非特許文献2では、電力用スイッチング素子PSのオフ動作の高速化を行うことはできない。また、インダクタL21に磁界のエネルギーを過剰に蓄積すると、電力用スイッチング素子PSのゲートを破壊してしまうという問題がある。

産業上の利用分野

本発明は、電力用スイッチング素子を高速スイッチング可能なゲート駆動回路に関する。

特許請求の範囲 【請求項1】
電力回路の電力用スイッチング素子のゲートを駆動するためのゲート駆動回路であって、
インダクタと、
前記インダクタの一端と電源電位との間に設けられた第1スイッチと、
前記インダクタの他端と前記電源電位より低い基準電位との間に設けられた第2スイッチと、
前記第1スイッチと前記インダクタとの第1接続ノードにカソードが接続された第1ダイオードと、
前記第2スイッチと前記インダクタとの第2接続ノードにアノードが接続された第2ダイオードと、
前記第1スイッチおよび前記第2スイッチの導通/非導通を制御する制御回路と、
を備え、
前記第1ダイオードのアノードと前記第2ダイオードのカソードとが接続されており、
前記ゲートは、前記第1ダイオードのアノードと前記第2ダイオードのカソードとの第3接続ノードに接続されている、ことを特徴とするゲート駆動回路。

【請求項2】
前記制御回路は、
前記電力用スイッチング素子がオフ状態では、
前記第1スイッチおよび前記第2スイッチをそれぞれ非導通状態および導通状態に制御し、
前記電力用スイッチング素子のターンオンの際には、
前記第1スイッチおよび前記第2スイッチを両方とも導通状態に制御して、所定時間後、前記第2スイッチを非導通状態に制御することを特徴とする請求項1に記載のゲート駆動回路。

【請求項3】
前記制御回路は、
前記電力用スイッチング素子がオン状態では、
前記第1スイッチおよび前記第2スイッチをそれぞれ導通状態および非導通状態に制御し、
前記電力用スイッチング素子のターンオフの際には、
前記第1スイッチおよび前記第2スイッチを両方とも導通状態に制御して、所定時間後、前記第1スイッチを非導通状態に制御することを特徴とする請求項1または2に記載のゲート駆動回路。

【請求項4】
前記基準電位は接地電位であることを特徴とする請求項1~3のいずれかに記載のゲート駆動回路。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2019529074thum.jpg
出願権利状態 公開
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記「問合せ先」まで直接お問い合わせください。


PAGE TOP

close
close
close
close
close
close
close