TOP > 国内特許検索 > データ処理装置

データ処理装置

国内特許コード P200017144
整理番号 (S2017-0666-N0)
掲載日 2020年8月11日
出願番号 特願2019-517698
出願日 平成30年5月10日(2018.5.10)
国際出願番号 JP2018018169
国際公開番号 WO2018207883
国際出願日 平成30年5月10日(2018.5.10)
国際公開日 平成30年11月15日(2018.11.15)
優先権データ
  • 特願2017-096061 (2017.5.12) JP
発明者
  • 中島 康彦
出願人
  • 国立大学法人奈良先端科学技術大学院大学
発明の名称 データ処理装置
発明の概要 複数の基本ユニット(10)が相互接続されるデータ処理装置(1)である。各基本ユニット(10)はユニット間レジスタ部(11)を含み、各基本ユニット(10)は、ユニット間レジスタ部(11)からデータを読み出し、当該データを用いた演算後、各実行サイクルにおいて後段のユニットに含まれるユニット間レジスタ部(21)のうちの各実行サイクルに対応するレジスタ群を更新する演算をパイプライン実行する。
従来技術、競合技術の概要

複数の演算器を二次元ネットワークにより相互接続した構成を備えたシストリックアレイ型アクセラレータが従来技術として知られている(特許文献1)。

特許文献1に開示された従来のアクセラレータでは、その配線量の多さがFPGA(Field Programmable Gate Array)やLSI(Large Scale Integrated Circuit)に実装する際の問題となりやすい。FPGAやLSIの回路規模が大きくなればなるほど、配線の信号遅延が増大することになるからである。

また、特許文献1のアクセラレータでは、各演算器には自演算器の結果を自身の入力にバイパスさせる自己ループが備えられている。各演算器が自演算器の結果を自演算器で使用するためである。

演算器の自己ループ構造が必要となるアキュムレート演算に対応するためには、演算器をパイプライン化して演算器の性能を向上させる手法を適用することはできない。非パイプライン処理は演算器の使用効率を低下させる要因となる。

例えば、特許文献1のアクセラレータでは、演算器は複数のブロックから構成されており、その回路構成からすればパイプライン処理は可能であるといえる。しかし、演算結果を次の実行サイクルの入力とする演算を実行する場合、各ブロック間でデータの受け渡しが必要となるので、パイプライン処理を行うことはできない。それゆえ、演算回路の使用率は数分の1程度になり、その使用効率は低下することになる。

産業上の利用分野

本発明は、コンピュータシステムに用いられるデータ処理装置に関する。

特許請求の範囲 【請求項1】
複数の演算器及び複数のレジスタを備え、アキュムレート演算可能な自己ループ構造を持つ、複数のユニットが相互接続されるデータ処理装置であって、
各ユニットは、各ユニットの前段のユニット側に配置されたユニット間レジスタ部を含み、
前記各ユニットは、前記ユニット間レジスタ部からデータを読み出し、当該データを用いて演算を行った後、各実行サイクルにおいて後段のユニットに含まれるユニット間レジスタ部のうちの各実行サイクルに対応するレジスタを更新する演算をパイプライン実行することにより、自己ループ命令を含む命令から構成される命令列を実行することを特徴とするデータ処理装置。

【請求項2】
前記各ユニットは、前記ユニット間レジスタ部からアドレス情報を読み出し、当該アドレス情報を用いてアドレスを生成した後、各実行サイクルにおいて後段のユニットに含まれるユニット間レジスタ部を更新するメモリ読み出しをパイプライン実行することにより、自己ループアドレス生成を含むメモリ参照命令から構成される命令列を実行することを特徴とする請求項1に記載のデータ処理装置。

【請求項3】
前記各ユニットは、メモリブロック、及び前記生成されたアドレスを書き換えるアドレス書き換え部を含み、
前記各ユニットは、
前記メモリブロックを分割する場合には、前記アドレス書き換え部によって書き換えられたアドレスを用いて前記メモリブロックへの書き込みを行い、
前記メモリブロックを分割しない場合には、前記生成されたアドレスを用いて前記メモリブロックへの書き込みを行うことを特徴とする請求項2に記載のデータ処理装置。

【請求項4】
前記ユニット間レジスタ部は、第1レジスタ群及び第2レジスタ群を含み、
前記各ユニットは、前記第1レジスタ群及び第2レジスタ群を、それぞれ、書き込みレジスタ群又は読み出しレジスタ群として、排他的に使用することを特徴とする請求項1~3のいずれか1項に記載のデータ処理装置。

【請求項5】
前記各ユニットは、前記ユニット間レジスタ部から読み出されたアドレス情報を用いてアドレスを生成するアドレス生成器を含み、
各実行サイクルに対応する演算及びアドレス生成の組に関連付けられるメモリ空間であって、実行サイクル間で互いに独立したメモリ空間又は実行サイクル間で共有されるメモリ空間を対象として、前記メモリブロックを参照することを特徴とする請求項3に記載のデータ処理装置。

【請求項6】
前記各ユニットは、1つの前記演算器と、1組の前記アドレス生成器及び前記アドレス書き換え部と、1つの前記メモリブロックとを用いて、各実行サイクルに対応する、実行サイクル数分の前記演算器と、実行サイクル数組の前記アドレス生成器及び前記アドレス書き換え部と、実行サイクル数分のメモリブロックとを有するハードウェア構成の機能と等価な機能を提供することを特徴とする請求項5に記載のデータ処理装置。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2019517698thum.jpg
出願権利状態 公開
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記「問合せ先」までお問い合わせください。


PAGE TOP

close
close
close
close
close
close
close