Top > Search of Japanese Patents > (In Japanese)ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス

(In Japanese)ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス meetings

Patent code P200017227
File No. (J1035-01)
Posted date Sep 30, 2020
Application number P2020-503629
Patent number P6763595
Date of filing Feb 28, 2019
Date of registration Sep 14, 2020
International application number JP2019007937
International publication number WO2019168123
Date of international filing Feb 28, 2019
Date of international publication Sep 6, 2019
Priority data
  • P2018-038092 (Mar 2, 2018) JP
Inventor
  • (In Japanese)真島 豊
  • (In Japanese)チェ ユンヨン
  • (In Japanese)ゴン アイン
Applicant
  • (In Japanese)国立研究開発法人科学技術振興機構
Title (In Japanese)ナノギャップ電極及びその作製方法、並びにナノギャップ電極を有するナノデバイス meetings
Abstract (In Japanese)ナノギャップ電極は、第1電極層と、第1電極層の一端部に配置された第1金属粒子とを有する第1電極と、第2電極層と、第2電極層の一端部に配置された第2金属粒子を有する第2電極と、を含む。第1金属粒子と第2金属粒子とは間隙を持って相対して配置され、第1金属粒子及び第2金属粒子の一端から他端までの最大幅は10nm以下であり、第1金属粒子と第2金属粒子との間隙の長さが10nm以下である。
Outline of related art and contending technology (In Japanese)

半導体集積回路は、ムーアの法則に従って集積度を指数関数的に増大させてきた。しかし、半導体集積回路の微細化技術は次第に限界に近づきつつあると言われている。このような技術的進歩の限界に直面し、材料を加工し微細化するトップダウン的手法ではなく、物質の最小単位である原子や構造が定義されている分子からデバイスを構成するボトムアップ的な手法を用い、新たな電子デバイスを実現する研究が進められている。例えば、無電解メッキの自己停止機能を利用したナノギャップ電極、ナノギャップ電極の間に金属ナノ粒子を配置したナノデバイスの研究が進められている(非特許文献1~15参照。)。

Field of industrial application (In Japanese)

本発明は、ナノスケールのギャップ間隔を有する電極及びその作製方法、並びにナノギャップ電極を有するナノデバイスに関する。

Scope of claims (In Japanese)
【請求項1】
 
第1電極層と、前記第1電極層の先端部に配置された第1金属粒子とを有する第1電極と、
第2電極層と、前記第2電極層の先端部に配置された第2金属粒子を有する第2電極と、を含み、
前記第1金属粒子と前記第2金属粒子とは間隙を持って相対して配置され、
前記第1電極層及び前記第2電極層は前記先端まで20nm以下の均一の幅を有し、膜厚が20nm以下であり、
前記第1金属粒子及び前記第2金属粒子の一端から他端までの幅が20nm以下であり、
前記第1金属粒子と前記第2金属粒子との間隙の長さが10nm以下であり、
前記第1電極層及び前記第2電極層の表面に、前記第1金属粒子及び前記第2金属粒子に加え、複数の他の金属粒子を含み、
前記第1金属粒子及び前記第2金属粒子、並びに前記複数の他の金属粒子は、それぞれが前記第1電極層及び前記第2電極層の表面において相互に接触せず、離間しており、
前記第1電極層及び前記第2電極層が白金で形成され、前記第1金属粒子及び前記第2金属粒子並びに前記他の金属粒子が金であることを特徴とするナノギャップ電極。

【請求項2】
 
前記第1電極層及び前記第2電極層は上面及び側面を有し、
記第1金属粒子及び前記第2金属粒子は、それぞれ前記上面及び前記側面に接する、請求項1に記載のナノギャップ電極。

【請求項3】
 
前記第1金属粒子及び前記第2金属粒子が半球状である、請求項2に記載のナノギャップ電極。

【請求項4】
 
前記第1金属粒子及び前記第2金属粒子の曲率半径が12nm以下である、請求項3に記載のナノギャップ電極。

【請求項5】
 
前記第1金属粒子が前記第1電極層の先端部分からせり出して配置され、前記第2金属粒子が前記第2電極層の先端部分からせり出して配置されている、請求項4に記載のナノギャップ電極。

【請求項6】
 
前記第1電極層前記第1金属粒子、及び前記第2電極層前記第2金属粒子は、それぞれが前記接する界面で、前記白金と前記とが金属結合を形成している、請求項2に記載のナノギャップ電極。

【請求項7】
 
絶縁表面を有する基板上に、先端まで20nm以下の均一の幅を有し膜厚が20nm以下である第1電極層及び第2電極層を、それぞれの先端が対向し且つ離隔するように形成し、
前記第1電極層及び前記第2電極層が形成された基板を、金属イオンを含む電解液に還元剤が混入された無電解メッキ液に浸漬し、前記第1電極層及び前記第2電極層の少なくとも先端部分にそれぞれ金属粒子を形成することを含み、
前記第1電極層及び前記第2電極層を形成する第1金属と前記無電解メッキ液に含まれる前記第1金属とは異なる第2金属とを金属結合させ、前記金属粒子の一端から他端までの幅が10nm以下の大きさに成長させ、前記第1電極層の先端部分に形成された金属粒子と前記第2電極層の先端部分に形成された金属粒子との間の間隙の長さを10nm以下に形成し、かつ前記第1電極層の先端部分に形成された金属粒子及び前記第2電極層の先端部分に形成された金属粒子に加え、前記第1電極層及び前記第2電極層の表面に複数の金属粒子を離隔して形成することを含み、
前記第1金属が白金であり、前記第2金属が金であることを特徴とするナノギャップ電極の作製方法。

【請求項8】
 
前記金属粒子は、前記第1電極層及び前記第2電極層のそれぞれの先端部分の上面及び側面に接するように形成する、請求項7に記載のナノギャップ電極の作製方法。

【請求項9】
 
前記金属粒子を半球状に形成する、請求項8に記載のナノギャップ電極の作製方法。

【請求項10】
 
前記金属粒子の曲率半径が12nm以下となるように形成する、請求項9に記載のナノギャップ電極の作製方法。

【請求項11】
 
前記第1電極層及び前記第2電極層と、前記金属粒子とがそれぞれ前記接する界面で、前記第1金属と前記第2金属とが金属結合を形成するように形成する、請求項8に記載のナノギャップ電極の作製方法。

【請求項12】
 
前記金属粒子を、白金と金の固溶体で形成する、請求項7に記載のナノギャップ電極の作製方法。

【請求項13】
 
前記無電解メッキ液が、L(+)-アスコルビン酸、金、及びヨードチンキを含む、請求項7に記載のナノギャップ電極の作製方法。

【請求項14】
 
前記無電解メッキ液が、800倍以上に希釈されている、請求項7に記載のナノギャップ電極の作製方法。

【請求項15】
 
前記第1電極層及び前記第2電極層が形成された基板を前記無電解メッキ液に含浸する前に、前記第1電極層及び前記第2電極層の表面を酸で処理を行う、請求項7に記載のナノギャップ電極の作製方法。

【請求項16】
 
請求項1乃至6のいずれか一項に記載のナノギャップ電極と、
金属ナノ粒子又は機能分子と、
を含み、
前記金属ナノ粒子又は前記機能分子は、前記第1金属粒子と前記第2金属粒子の間隙に配置されていることを特徴とするナノデバイス。

【請求項17】
 
前記第1電極及び前記第2電極の上方に設けられ、前記金属ナノ粒子又は前記機能分子を埋設する絶縁層を有する、請求項16に記載のナノデバイス。

【請求項18】
 
前記第1金属粒子及び前記第2金属粒子との間隙部に隣接し、前記第1金属粒子及び前記第2金属粒子と絶縁されて配置され、前記絶縁層に被覆される第3電極を含む、請求項17に記載のナノデバイス。

【請求項19】
 
前記第1金属粒子及び前記第2金属粒子との間隙部に隣接し、前記第1金属粒子及び前記第2金属粒子と絶縁され、前記第3電極に対向して配置され、前記絶縁層に被覆される第4電極を含む、請求項18に記載のナノデバイス。

【請求項20】
 
前記絶縁層上に、前記金属ナノ粒子又は機能分子と重畳する第5電極を有する、請求項19に記載のナノデバイス。

【請求項21】
 
前記金属ナノ粒子又は機能分子に代えて、ハロゲンイオンが配置された、請求項16に記載のナノデバイス。

【請求項22】
 
前記第3電極及び前記第4電極の一方を、フローティングゲート電極として用い、前記金属ナノ粒子又は機能分子の電荷状態を制御する、請求項19に記載のナノデバイス。

【請求項23】
 
請求項16乃至22のいずれか一項に記載のナノデバイスと、電子デバイスとが半導体基板上に設けられた集積回路。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2020503629thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close