Top > Search of Japanese Patents > MANUFACTURING METHOD OF SEMICONDUCTOR SUBSTRATE, AND GROUND SUBSTRATE USED THEREFOR

MANUFACTURING METHOD OF SEMICONDUCTOR SUBSTRATE, AND GROUND SUBSTRATE USED THEREFOR

Patent code P200017332
File No. H30-042
Posted date Dec 17, 2020
Application number P2019-029358
Publication number P2020-132482A
Date of filing Feb 21, 2019
Date of publication of application Aug 31, 2020
Inventor
  • (In Japanese)岡田 成仁
  • (In Japanese)只友 一行
Applicant
  • (In Japanese)国立大学法人山口大学
Title MANUFACTURING METHOD OF SEMICONDUCTOR SUBSTRATE, AND GROUND SUBSTRATE USED THEREFOR
Abstract PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor substrate in which dislocation is dispersed.
SOLUTION: In a manufacturing method of a semiconductor substrate, a plurality of small triangle facet structures 21 in which a crystal of a semiconductor is grown so that cross-sectional shapes along a prescribed direction constitute a relatively small triangle respectively, are formed so as to be disposed side by sided in a prescribed direction, and two or more from among the plurality of small triangle facet structures 21 are taken respectively, and a plurality of large triangle facet structures 22 in which a crystal of the semiconductor is grown so that cross-sectional shapes along a prescribed direction constitute a relatively large triangle, are formed so as to be disposed side by side in a prescribed direction.
Outline of related art and contending technology (In Japanese)

高効率の発光デバイスやパワーデバイスを得るためには、転位密度の低い高品質なGaN基板が必要である。例えば、特許文献1及び2には、転位密度の低いGaN基板を製造することを目的として、下地基板上に複数のGaNの三角ファセット構造を形成した後、相互に隣接する三角ファセット構造間の凹部を埋め込むように第1厚膜成長層を形成し、複数の三角ファセット構造のそれぞれの上に逆三角形の第2厚膜成長層を形成するとともに、相互に隣接する第2厚膜成長層を合体させて第1厚膜成長層を埋設することが開示されている。また、非特許文献1及び2にも、GaNを低転位化する技術が開示されている。

Field of industrial application (In Japanese)

本発明は、半導体基板の製造方法及びそれに用いる下地基板に関する。

Scope of claims (In Japanese)
【請求項1】
 
各々、所定方向に沿った断面形状が相対的に小さい三角形を構成するように半導体が結晶成長した複数の小三角ファセット構造を、それらが前記所定方向に並んで配設されるように形成するステップと、
各々、前記複数の小三角ファセット構造のうちの2以上を取り込むとともに、前記所定方向に沿った断面形状が相対的に大きい三角形を構成するように前記半導体が結晶成長した複数の大三角ファセット構造を、それらが前記所定方向に並んで配設されるように形成するステップと、
を含む半導体基板の製造方法。

【請求項2】
 
請求項1に記載された半導体基板の製造方法において、
前記複数の大三角ファセット構造のそれぞれの斜めファセット面から、前記半導体がエピタキシャルラテラル成長して相互に隣接する前記大三角ファセット構造間の凹部を埋め込むように第1厚膜成長層を形成するステップと、
前記複数の大三角ファセット構造のそれぞれの上に、前記所定方向に沿った断面形状が逆三角形を構成するように前記半導体が前記大三角ファセット構造の底面と同一の結晶成長面で結晶成長した第2厚膜成長層を形成するステップと、
を更に含み、
前記複数の大三角ファセット構造の上の複数の前記第2厚膜成長層が合体することにより前記第1厚膜成長層を埋設する半導体基板の製造方法。

【請求項3】
 
請求項1又は2に記載された半導体基板の製造方法において、
前記半導体がGaNである半導体基板の製造方法。

【請求項4】
 
半導体基板を製造するために用いられる下地基板であって、
基板本体と
前記基板本体上に一定周期で間隔をおいて設けられた複数の長周期マスクと、
前記基板本体上における相互に隣接する前記長周期マスク間に一定周期で間隔をおいて設けられた前記長周期マスクとは構成の異なる複数の短周期マスクと、
を備えた下地基板。

【請求項5】
 
請求項4に記載された下地基板において、
前記基板本体上に前記複数の長周期マスク及び前記複数の短周期マスクがストライプ状に設けられている下地基板。

【請求項6】
 
請求項4に記載された下地基板において、
前記基板本体上に、前記長周期マスクが、平面視で相対的に大きい複数の六角形を形成するように設けられているとともに、前記短周期マスクが、前記長周期マスクの各六角形内に、平面視で相対的に小さい複数の六角形を形成するように設けられており、前記複数の長周期マスク及び前記複数の短周期マスクが、前記基板本体上に、三方向にストライプ状に設けられた下地基板。

【請求項7】
 
請求項4乃至6のいずれかに記載された下地基板において、
前記短周期マスクは、その幅が前記長周期マスクとは構成が異なる下地基板。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2019029358thum.jpg
State of application right Published
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close