半導体構造および半導体構造の制御方法

• 井田 次郎
• 森 貴之

• 学校法人金沢工業大学

様々な産業分野で使われる大規模集積回路（以下、「ＬＳＩ」という）は、低消費電力化が求められている。ＬＳＩの中でも特にＭＯＳ型電界効果トランジスタ（以下、「ＭＯＳＦＥＴ」という）は、その低消費電力性から広く用いられている。

例えばＭＯＳＦＥＴを用いたＣＭＯＳインバータでは、オン状態での消費電力Ｐ_{ａｃｔｉｖｅ}とオフ状態での消費電力Ｐ_{ｓｔａｎｄｂｙ}は、以下の式で表される。
Ｐ_{ａｃｔｉｖｅ}∝ｆ・Ｃ_ｌｏａｄ・Ｖ_ＤＤ^２・・・（１）
Ｐ_{ｓｔａｎｄｂｙ}∝Ｉ_ｌｅａｋ・Ｖ_ＤＤ・・・（２）
ここで、ｆは動作周波数、Ｃ_ｌｏａｄは負荷容量、Ｖ_ＤＤは電源電圧、Ｉ_ｌｅａｋはオフリーク電流である。このように、Ｐ_{ａｃｔｉｖｅ}は電源電圧の２乗に比例し（式（１））、Ｐ_{ｓｔａｎｄｂｙ}は電源電圧に比例する（式（２））。従ってＭＯＳＦＥＴの低消費電力化においては、電源電圧をいかに低減できるかが鍵となる。

トランジスタのオン－オフのスイッチング特性は、サブスレッショルド係数（サブスレッショルド領域においてゲート電圧を変化させたときの、ドレイン電流の立ち上がり特性）により表される。すなわちサブスレッショルド係数Ｓは、ドレイン電流Ｉ_ｄを一桁上げるのに必要なゲート電圧Ｖ_ｇであって、
【数１】
（省略）
で定義される。サブスレッショルド係数が小さければ小さいほど、スイッチング特性がよいため、より低い電源電圧でのスイッチングが可能である。しかしながら従来のＭＯＳＦＥＴのサブスレッショルド係数には、電流伝導機構から決まる理論下限があり、その値は室温で約６０（ｍＶ／ｄｅｃ）とされている。従って、従来のＭＯＳＦＥＴでは、スイッチング動作可能な電源電圧にも下限がある。

上述の理論下限を下回る電源電圧でスイッチングが可能な半導体デバイスを目指して、様々な研究が行われている。例えば、トンネル効果を利用したトンネル電界効果トランジスタや、強誘電体キャパシタと通常のキャパシタとを接続した際に発生するとされる負性容量効果を利用した負性容量効果トランジスタなどがその一例である。しかしながらこれらのデバイスは、理論的には優れた性能を持つことが期待される一方、実測結果ではまだ十分な特性が得られていない。

本発明は、半導体構造および半導体構造の制御方法に関する。

• H01L  21/8234    ＭＩＳ技術
• H01L  27/088     構成部品が絶縁ゲートを有する電界効果トランジスタであるもの
• H01L  29/786     薄膜トランジスタ

• 5F048AB03 論理回路
• 5F048AC01 ＭＯＳ＋ＭＯＳ
• 5F048AC10 Ｌ，Ｃ，Ｒ，ダイオード等を含む
• 5F048BA14 素子形成領域，能動領域がＳｉ以外の材料
• 5F048BA16 絶縁性基板
• 5F048BB02 分割ゲート（複数ゲート）
• 5F048BB05 多結晶Ｓｉ
• 5F110AA09 低消費電力
• 5F110AA30 その他＊
• 5F110BB04 ＣＭＯＳ回路
• 5F110CC02 順コプレナド－プ
• 5F110DD05 シリコン基板
• 5F110DD13 ＳｉＯ
• 5F110EE24 平面形状
• 5F110EE27 複数ゲ－ト
• 5F110FF02 ＳｉＯ
• 5F110GG01 材料＊
• 5F110GG02 Ｓｉ
• 5F110GG03 Ｇｅ
• 5F110GG23 平面形状
• 5F110NN77 ＴＦＴの配置に工夫
• 5F110NN78 特性が異なる複数のＴＦＴを有するもの