トンネル電界効果トランジスタおよび電子デバイス
| 国内特許コード | P210017414 |
|---|---|
| 整理番号 | AF41-02WO |
| 掲載日 | 2021年1月29日 |
| 出願番号 | 特願2019-557267 |
| 出願日 | 平成30年11月28日(2018.11.28) |
| 国際出願番号 | JP2018043787 |
| 国際公開番号 | WO2019107411 |
| 国際出願日 | 平成30年11月28日(2018.11.28) |
| 国際公開日 | 令和元年6月6日(2019.6.6) |
| 優先権データ |
|
| 発明者 |
|
| 出願人 |
|
| 発明の名称 |
トンネル電界効果トランジスタおよび電子デバイス
|
| 発明の概要 | 本発明の一実施形態におけるトンネル電界効果トランジスタは、第１導電型の第１半導体層と、第１領域において第１半導体層に対してヘテロ接合を実現する第２導電型の第２半導体層と、第１領域において第２半導体層を覆うゲート絶縁層と、ゲート絶縁層を覆うゲート電極層と、第１半導体層に電気的に接続された第１電極層と、第２半導体層に電気的に接続された第２電極層と、第１領域に対して第２電極層側に隣接した第２領域において第１半導体層と第２半導体層との間に挟まれた第１絶縁層と、を含む。 |
| 従来技術、競合技術の概要 |
電子デバイスの低消費電力化に向け、大規模集積回路を構成するＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）の低電圧動作が強く求められている。近年、量子トンネル現象を新たな動作原理として用いたトンネル電界効果トランジスタ（以下、「ＴＦＥＴ」という場合がある）が着目されている。量子トンネル現象を用いることで、温度および電子の統計分布に従わない動作、すなわち、小さな掃引電圧幅での急峻なＯＮ／ＯＦＦ動作が可能となる。トンネル電界効果トランジスタは、例えば、特許文献１～９に開示されているように、様々な構成が検討されている。 |
| 産業上の利用分野 |
本発明は、トンネル電界効果トランジスタに関する。 |
| 特許請求の範囲 |
【請求項1】 第１導電型の第１半導体層と、 第１領域において前記第１半導体層に対してヘテロ接合を実現する第２導電型の第２半導体層と、 前記第１領域において前記第２半導体層を覆うゲート絶縁層と、 前記ゲート絶縁層を覆うゲート電極層と、 前記第１半導体層に電気的に接続された第１電極層と、 前記第２半導体層に電気的に接続された第２電極層と、 前記第１領域に対して前記第２電極層側に隣接した第２領域において前記第１半導体層と前記第２半導体層との間に挟まれた第１絶縁層と、 を含む、トンネル電界効果トランジスタ。 【請求項2】 前記第１半導体層および前記第２半導体層は、前記ヘテロ接合によってｔｙｐｅ－ＩＩバンド構造を形成するエネルギーバンド構造を有する材料である、請求項１に記載のトンネル電界効果トランジスタ。 【請求項3】 前記第２半導体層は、伝導帯の下端のエネルギーが前記第１半導体層のバンドギャップ内に存在する材料である、請求項２に記載のトンネル電界効果トランジスタ。 【請求項4】 前記第２半導体層は、前記第１半導体層のバンドギャップよりも大きい材料である、請求項３に記載のトンネル電界効果トランジスタ。 【請求項5】 前記第１半導体層は、ｐ型半導体であり、 前記第２半導体層は、ｎ型半導体である、請求項１に記載のトンネル電界効果トランジスタ。 【請求項6】 前記第１半導体層は、ＩＶ族の半導体であり、 前記第２半導体層は、ＩＩーＶＩ族の半導体である、請求項５に記載のトンネル電界効果トランジスタ。 【請求項7】 前記第１半導体層は、ＩＶ族の半導体であり、 前記第２半導体層は、金属酸化物を含む、請求項５に記載のトンネル電界効果トランジスタ。 【請求項8】 前記第１半導体層は、Ｓｉを含む、請求項７に記載のトンネル電界効果トランジスタ。 【請求項9】 前記第１半導体層は、ＳｉおよびＧｅを含む、請求項７に記載のトンネル電界効果トランジスタ。 【請求項10】 前記第１半導体層は、ｎ型半導体であり、 前記第２半導体層は、ｐ型半導体である、請求項１に記載のトンネル電界効果トランジスタ。 【請求項11】 前記第２半導体層の誘電率は、前記第１半導体層の誘電率よりも低い、請求項１に記載のトンネル電界効果トランジスタ。 【請求項12】 前記ゲート絶縁層および前記ゲート電極層は、前記第１領域から前記第２領域に拡がって配置されている、請求項１に記載のトンネル電界効果トランジスタ。 【請求項13】 前記第２領域は、前記第１領域に対して前記第１電極層側にも隣接している、請求項１に記載のトンネル電界効果トランジスタ。 【請求項14】 前記第２領域は、前記第１領域を囲んでいる、請求項１に記載のトンネル電界効果トランジスタ。 【請求項15】 前記ヘテロ接合が実現される部分における前記第１半導体層と前記第２半導体層との間に、前記第１半導体層を成分に含む接合絶縁層が配置されている、請求項１に記載のトンネル電界効果トランジスタ。 【請求項16】 前記第１半導体層は、ｐ型半導体であり、 前記第２半導体層は、ｎ型半導体であり、 前記接合絶縁層は、前記第１半導体層の酸化物を含む、請求項１５に記載のトンネル電界効果トランジスタ。 【請求項17】 前記第１半導体層は、ｎ型半導体であり、 前記第２半導体層は、ｐ型半導体であり、 前記接合絶縁層は、前記第２半導体層の酸化物を含む、請求項１５に記載のトンネル電界効果トランジスタ。 【請求項18】 第１導電型の第１半導体層と、 第１領域において前記第１半導体層に対してヘテロ接合を実現する第２導電型の第２半導体層と、 前記第１領域において前記第２半導体層を覆うゲート絶縁層と、 前記ゲート絶縁層を覆うゲート電極層と、 前記第１半導体層に電気的に接続された第１電極層と、 前記第２半導体層に電気的に接続された第２電極層と、 を含み、 前記ヘテロ接合の面に対して垂直に見た場合に、前記第１半導体層と前記第２半導体層とが重畳する領域は、前記第１領域よりも広い、トンネル電界効果トランジスタ。 【請求項19】 請求項１から請求項１８のいずれかに記載の複数のトンネル電界効果トランジスタと、 前記トンネル電界効果トランジスタに信号を供給するための導電体と、 を含む、電子デバイス。 【請求項20】 前記複数のトンネル電界効果トランジスタは、Ｎｃｈのトンネル電界効果トランジスタと、Ｐｃｈのトンネル電界効果トランジスタとを少なくとも含み、 前記Ｎｃｈのトンネル電界効果トランジスタと、前記Ｐｃｈのトンネル電界効果トランジスタとを接続する導電体をさらに含む、請求項１９に記載の電子デバイス。 |
| 国際特許分類(IPC) |
|
| Fターム |
|
|
画像
※ 画像をクリックすると拡大します。 |
|
| 出願権利状態 | 公開 |
| 参考情報 （研究プロジェクト等） | CREST 素材・デバイス・システム融合による革新的ナノエレクトロニクスの創成 領域 |
※
ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。
『 トンネル電界効果トランジスタおよび電子デバイス』に関するお問合せ
- 国立研究開発法人科学技術振興機構（ＪＳＴ） 知的財産マネジメント推進部
- URL: http://www.jst.go.jp/chizai/
-
E-mail:
- Address: 〒102-8666 東京都千代田区四番町5-3
- TEL: 03-5214-8293
- FAX: 03-5214-8476
※ 同じキーワードでJ-STORE内を検索することが出来ます。→ J-STORE内を検索
