TOP > 国内特許検索 > 電子回路

電子回路 UPDATE

国内特許コード P210017421
整理番号 J1013-04JP-2
掲載日 2021年1月29日
出願番号 特願2019-124905
公開番号 特開2019-216423
登録番号 特許第6830681号
出願日 令和元年7月4日(2019.7.4)
公開日 令和元年12月19日(2019.12.19)
登録日 令和3年1月29日(2021.1.29)
優先権データ
  • 特願2015-075481 (2015.4.1) JP
発明者
  • 菅原 聡
  • 山本 修一郎
出願人
  • 国立研究開発法人科学技術振興機構
発明の名称 電子回路 UPDATE
発明の概要 【課題】電子回路の消費電力を削減すること。
【解決手段】第1電源電圧が供給される第1電源と前記第1電源電圧より低い第2電源電圧が供給される第2電源との間に接続され、ループを形成する第1インバータおよび第2インバータと、前記ループ内にクロック信号に同期しオンおよびオフするスイッチと、を備える双安定回路と、前記スイッチに前記クロック信号を供給するクロック供給回路と、前記クロック供給回路が前記クロック信号を供給しないとき前記第1電源電圧と前記第2電源電圧との差である電源電圧として第1電圧を供給し、前記クロック供給回路が前記クロック信号を供給するとき前記電源電圧として前記第1電圧より高い第2電圧を供給する電源供給回路と、を具備することを特徴とする電子回路。
【選択図】図15
従来技術、競合技術の概要

CMOS(Complementary Metal Oxide Semiconductor)集積回路等の集積回路の消費電力を削減する技術として、例えばパワーゲーティング(PG)技術がある。パワーゲーティング技術においては、電源遮断時の情報の保持が課題となる。このような情報の保持のため、記憶回路に不揮発性メモリ等の不揮発性回路を用いることが検討されている(特許文献1)。また、集積回路の消費電力を低減するため、低電圧駆動技術が検討されている。

産業上の利用分野

本発明は、電子回路に関し、例えばインバータ回路を有する電子回路に関する。

特許請求の範囲 【請求項1】
第1電源電圧が供給される第1電源と前記第1電源電圧より低い第2電源電圧が供給される第2電源との間に接続され、ループを形成する第1インバータおよび第2インバータと、前記ループ内にクロック信号に同期しオンおよびオフするスイッチと、を備える双安定回路と、
前記スイッチに前記クロック信号を供給するクロック供給回路と、
前記クロック供給回路が前記クロック信号を供給しないとき前記第1電源電圧と前記第2電源電圧との差である電源電圧として前記双安定回路データを保持できる電圧である第1電圧を供給し、前記クロック供給回路が前記クロック信号を供給するとき前記電源電圧として前記第1電圧より高い第2電圧を供給する電源供給回路と、
を具備し、
前記第1インバータおよび前記第2インバータは第1モードと第2モードが切り替わるインバータ回路であり、
前記電源供給回路は、前記第1インバータおよび前記第2インバータが前記第1モードでありかつ前記クロック供給回路が前記クロック信号を供給しないとき前記電源電圧として前記第1電圧を供給し、前記第1インバータおよび前記第2インバータが前記第2モードでありかつ前記クロック供給回路が前記クロック信号を供給するとき前記電源電圧として前記第2電圧を供給し、
前記第1モードは伝達特性にヒステリシスを有するモードであり前記第2モードは伝達特性にヒステリシスがないモードである、または、前記第1モードは前記第2モードより伝達特性が急峻であるモードであることを特徴とする電子回路。

【請求項2】
第1電源電圧が供給される第1電源と前記第1電源電圧より低い第2電源電圧が供給される第2電源との間に接続され、ループを形成する第1インバータおよび第2インバータと、前記第1インバータおよび第2インバータのうち少なくとも1つ内にクロック信号に同期しオンおよびオフするスイッチと、を備える双安定回路と、
前記スイッチに前記クロック信号を供給するクロック供給回路と、
前記クロック供給回路が前記クロック信号を供給しないとき前記第1電源電圧と前記第2電源電圧との差である電源電圧として前記双安定回路データを保持できる電圧である第1電圧を供給し、前記クロック供給回路が前記クロック信号を供給するとき前記電源電圧として前記第1電圧より高い第2電圧を供給する電源供給回路と、
を具備し、
前記第1インバータおよび前記第2インバータは第1モードと第2モードが切り替わるインバータ回路であり、
前記電源供給回路は、前記第1インバータおよび前記第2インバータが前記第1モードでありかつ前記クロック供給回路が前記クロック信号を供給しないとき前記電源電圧として前記第1電圧を供給し、前記第1インバータおよび前記第2インバータが前記第2モードでありかつ前記クロック供給回路が前記クロック信号を供給するとき前記電源電圧として前記第2電圧を供給し、
前記第1モードは伝達特性にヒステリシスを有するモードであり前記第2モードは伝達特性にヒステリシスがないモードである、または、前記第1モードは前記第2モードより伝達特性が急峻であるモードであることを特徴とする電子回路。

【請求項3】
前記双安定回路を有するマスタスレーブ型フリップフロップ回路を備える請求項1または2に記載の電子回路。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2019124905thum.jpg
出願権利状態 登録
ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。


PAGE TOP

close
close
close
close
close
close
close