電子回路
| 国内特許コード | P210017421 |
|---|---|
| 整理番号 | J1013-04JP-2 |
| 掲載日 | 2021年1月29日 |
| 出願番号 | 特願2019-124905 |
| 公開番号 | 特開2019-216423 |
| 登録番号 | 特許第6830681号 |
| 出願日 | 令和元年7月4日(2019.7.4) |
| 公開日 | 令和元年12月19日(2019.12.19) |
| 登録日 | 令和3年1月29日(2021.1.29) |
| 優先権データ |
|
| 発明者 |
|
| 出願人 |
|
| 発明の名称 |
電子回路
|
| 発明の概要 |
【課題】電子回路の消費電力を削減すること。 【解決手段】第１電源電圧が供給される第１電源と前記第１電源電圧より低い第２電源電圧が供給される第２電源との間に接続され、ループを形成する第１インバータおよび第２インバータと、前記ループ内にクロック信号に同期しオンおよびオフするスイッチと、を備える双安定回路と、前記スイッチに前記クロック信号を供給するクロック供給回路と、前記クロック供給回路が前記クロック信号を供給しないとき前記第１電源電圧と前記第２電源電圧との差である電源電圧として第１電圧を供給し、前記クロック供給回路が前記クロック信号を供給するとき前記電源電圧として前記第１電圧より高い第２電圧を供給する電源供給回路と、を具備することを特徴とする電子回路。 【選択図】図１５ |
| 従来技術、競合技術の概要 |
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）集積回路等の集積回路の消費電力を削減する技術として、例えばパワーゲーティング（ＰＧ）技術がある。パワーゲーティング技術においては、電源遮断時の情報の保持が課題となる。このような情報の保持のため、記憶回路に不揮発性メモリ等の不揮発性回路を用いることが検討されている（特許文献１）。また、集積回路の消費電力を低減するため、低電圧駆動技術が検討されている。 |
| 産業上の利用分野 |
本発明は、電子回路に関し、例えばインバータ回路を有する電子回路に関する。 |
| 特許請求の範囲 |
【請求項1】 第１電源電圧が供給される第１電源と前記第１電源電圧より低い第２電源電圧が供給される第２電源との間に接続され、ループを形成する第１インバータおよび第２インバータと、前記ループ内にクロック信号に同期しオンおよびオフするスイッチと、を備える双安定回路と、 前記スイッチに前記クロック信号を供給するクロック供給回路と、 前記クロック供給回路が前記クロック信号を供給しないとき前記第１電源電圧と前記第２電源電圧との差である電源電圧として前記双安定回路がデータを保持できる電圧である第１電圧を供給し、前記クロック供給回路が前記クロック信号を供給するとき前記電源電圧として前記第１電圧より高い第２電圧を供給する電源供給回路と、 を具備し、 前記第１インバータおよび前記第２インバータは第１モードと第２モードが切り替わるインバータ回路であり、 前記電源供給回路は、前記第１インバータおよび前記第２インバータが前記第１モードでありかつ前記クロック供給回路が前記クロック信号を供給しないとき前記電源電圧として前記第１電圧を供給し、前記第１インバータおよび前記第２インバータが前記第２モードでありかつ前記クロック供給回路が前記クロック信号を供給するとき前記電源電圧として前記第２電圧を供給し、 前記第１モードは伝達特性にヒステリシスを有するモードであり前記第２モードは伝達特性にヒステリシスがないモードである、または、前記第１モードは前記第２モードより伝達特性が急峻であるモードであることを特徴とする電子回路。 【請求項2】 第１電源電圧が供給される第１電源と前記第１電源電圧より低い第２電源電圧が供給される第２電源との間に接続され、ループを形成する第１インバータおよび第２インバータと、前記第１インバータおよび第２インバータのうち少なくとも１つ内にクロック信号に同期しオンおよびオフするスイッチと、を備える双安定回路と、 前記スイッチに前記クロック信号を供給するクロック供給回路と、 前記クロック供給回路が前記クロック信号を供給しないとき前記第１電源電圧と前記第２電源電圧との差である電源電圧として前記双安定回路がデータを保持できる電圧である第１電圧を供給し、前記クロック供給回路が前記クロック信号を供給するとき前記電源電圧として前記第１電圧より高い第２電圧を供給する電源供給回路と、 を具備し、 前記第１インバータおよび前記第２インバータは第１モードと第２モードが切り替わるインバータ回路であり、 前記電源供給回路は、前記第１インバータおよび前記第２インバータが前記第１モードでありかつ前記クロック供給回路が前記クロック信号を供給しないとき前記電源電圧として前記第１電圧を供給し、前記第１インバータおよび前記第２インバータが前記第２モードでありかつ前記クロック供給回路が前記クロック信号を供給するとき前記電源電圧として前記第２電圧を供給し、 前記第１モードは伝達特性にヒステリシスを有するモードであり前記第２モードは伝達特性にヒステリシスがないモードである、または、前記第１モードは前記第２モードより伝達特性が急峻であるモードであることを特徴とする電子回路。 【請求項3】 前記双安定回路を有するマスタスレーブ型フリップフロップ回路を備える請求項１または２に記載の電子回路。 |
| 国際特許分類(IPC) |
|
| Fターム |
|
|
画像
※ 画像をクリックすると拡大します。 |
|
| 出願権利状態 | 登録 |
英語項目の表示
| 発明の名称 |
ELECTRONIC CIRCUIT
|
|---|---|
| 発明の概要 |
PROBLEM TO BE SOLVED: To reduce power consumption of an electronic circuit. SOLUTION: An electronic circuit comprises: a bistable circuit that comprises a first inverter and a second inverter connected between a first power supply supplied with a first power supply voltage and a second power supply supplied with a second power supply voltage lower than the first power supply voltage and that form a loop, and a switch on/off-controlled in synchronization with a clock signal in the loop; a clock supply circuit that supplies the clock signal to the switch; and a power supply circuit that supplies a first voltage as a power supply voltage that is a difference between the first power supply voltage and the second power supply voltage when the clock supply circuit supplies no clock signal, and supplies a second voltage higher than the first voltage as the power supply voltage when the clock supply circuit supplies the clock signal. |
※
ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。
『 電子回路』に関するお問合せ
- 国立研究開発法人科学技術振興機構（ＪＳＴ） 知的財産マネジメント推進部
- URL: http://www.jst.go.jp/chizai/
-
E-mail:
- Address: 〒102-8666 東京都千代田区四番町5-3
- TEL: 03-5214-8293
- FAX: 03-5214-8476
※ 同じキーワードでJ-STORE内を検索することが出来ます。→ J-STORE内を検索
