Top > Search of Japanese Patents > (In Japanese)トランジスタおよび不揮発性メモリ、トランジスタの製造方法

(In Japanese)トランジスタおよび不揮発性メモリ、トランジスタの製造方法

Patent code P210017473
File No. S2019-0518-N0
Posted date Mar 15, 2021
Application number P2019-122028
Publication number P2021-009893A
Date of filing Jun 28, 2019
Date of publication of application Jan 28, 2021
Inventor
  • (In Japanese)大見 俊一郎
Applicant
  • (In Japanese)国立大学法人東京工業大学
Title (In Japanese)トランジスタおよび不揮発性メモリ、トランジスタの製造方法
Abstract (In Japanese)
【課題】
 従来と異なる構造を有するトランジスタを提供する。
【解決手段】
 トンネル層104は、半導体基板102の上に形成され、トンネル層104の上には電荷蓄積層106が形成される。電荷蓄積層106の上には、強誘電性を有するブロック層108が形成される。強誘電性ブロック層108の上にはゲート層が形成される。トランジスタ100は、電荷蓄積層106に蓄積される電荷と、強誘電性ブロック層108の分極に応じて、その電気的特性が制御可能である。
【選択図】
 図1
Outline of related art and contending technology (In Japanese)

近年、ポータブルな情報通信機器の高性能化・低消費電力化に伴い、集積回路に用いられる半導体メモリとしてフラッシュメモリに代表される不揮発性メモリの、大容量化、高速化、低消費電力化が重要な課題となっている。

しかし、従来用いられてきた浮遊ゲート型不揮発性メモリデバイスでは、制御ゲートと浮遊ゲート間の容量カップリング比の低下、蓄積電荷のばらつきやセル間のディスターブなどの課題により、微細化および高集積化が困難となってきている。

この課題を解決するために、近年、電荷蓄積型の不揮発性多値メモリデバイスに関する研究が活発化し実用化が進められている(非特許文献1,2)。電荷蓄積型の不揮発性メモリデバイスは、poly-Si浮遊電極を上部の制御酸化膜と下部のトンネル酸化膜となるSiO2絶縁膜(バンドギャップ:9eV、比誘電率:3.9)で挟んだ浮遊ゲート構造の代わりに、バンドギャップの狭いSiNなどの窒化膜(バンドギャップ:5.1eV、比誘電率7.5)を導入した、金属/酸化膜/窒化膜/酸化膜/Si(MONOS)多層構造を用いたデバイスである。浮遊ゲート型と比較して浮遊電極層のかわりに電荷蓄積層を用いるため、膜厚を1/10以下とすることができる。さらに、電荷蓄積層中の捕獲準位に電荷を蓄積させるため、トンネル層の膜厚も浮遊ゲート型の場合10nm程度であるものを3nm程度まで薄膜化でき、ゲート積層構造の薄膜化による高集積化と低電圧動作化が可能となる。さらに、MONOS構造の多層絶縁膜に高誘電率薄膜を導入することにより、ゲート積層構造のSiO2換算膜厚(EOT)を低減し、さらなる低電圧動作化に関する検討が行われている。

現状では高誘電率絶縁膜として、Al2O3やHfO2などの高誘電率ゲート絶縁膜として研究されてきた材料を用いた報告がなされている。しかし、従来の高誘電率薄膜を用いたMONOS多層構造の形成においては、例えばトンネル層には熱酸化法、電荷蓄積層にはALD(原子層堆積)法、制御層にはLPCVD(減圧CVD)法など異なる薄膜形成法を用いる必要がある。このため、各薄膜の形成後に試料を装置間もしくはチャンバー間で移動するため薄膜形成後の表面汚染による電気特性の劣化のため、十分な薄膜化が実現されず書き込み/消去電圧として10V以上が必要となっている。

一方、本発明者らは、近年、高誘電率ゲート絶縁膜としてすでに実用化されているHfO2が、ドーパントであるZrやYなどの元素を添加することで、通常のプロセスでは形成が困難な準安定相である斜方晶に結晶化し強誘電性を示すという報告例を踏まえ、O2堆積時の酸素量を制御することによりドーパントを添加せずに強誘電体性のHfO2が低温の熱処理で形成できることを見いだした(非特許文献3)。

代表的な強誘電体であるPZT(Pb(Zr,Ti)O3)やSrBi2Ta2O9(SBT)と異なり、HfO2はSiプロセスと整合性があり、10nm以下に薄膜化しても強誘電性を示すことから、微細化・高集積化に適している。かかる特性から、FE-HfO2をゲート絶縁膜に用いたトランジスタ(Hf系強誘電体ゲートトランジスタ)に関する研究が盛んに行われている。

しかし、ドーパントを添加したHfO2では結晶化温度が1000℃程度と高く、Si基板上に直接形成した場合、SiO2界面層が形成されメモリ保持特性が劣化するという課題がある。

Field of industrial application (In Japanese)

本発明は、不揮発性メモリ等に利用可能なトランジスタに関する。

Scope of claims (In Japanese)
【請求項1】
 
半導体基板と、
前記半導体基板の上に形成されるトンネル層と、
前記トンネル層の上に形成される電荷蓄積層と、
前記電荷蓄積層の上に形成される強誘電性ブロック層と、
前記強誘電性ブロック層の上に形成されるゲート層と、
を備え、前記電荷蓄積層に蓄積される電荷と、前記強誘電性ブロック層の分極に応じて、トランジスタの電気的特性が制御可能に構成されることを特徴とするトランジスタ。

【請求項2】
 
前記トンネル層、前記電荷蓄積層、前記強誘電性ブロック層、前記ゲート層は、Hfの化合物であることを特徴とする請求項1に記載のトランジスタ。

【請求項3】
 
前記トンネル層はHfO2、前記電荷蓄積層はHfN1.3、前記強誘電性ブロック層はFE-HfO2、前記ゲート層はHfN0.5であることを特徴とする請求項1に記載のトランジスタ。

【請求項4】
 
ゲート層、ブロック層、電荷蓄積層、トンネル層を含むMONOS(Metal-Oxide-Nitride-Oxide-Silicon)構造を備え、
前記ブロック層が強誘電性を有し、前記ブロック層の分極に応じて電気的特性が制御可能に構成されることを特徴とするトランジスタ。

【請求項5】
 
前記分極は、前記ゲート層に印加するパルス状の制御電圧に応じて制御されることを特徴とする請求項1から4のいずれかに記載のトランジスタ。

【請求項6】
 
請求項1から5のいずれかに記載のトランジスタを含むことを特徴とする不揮発性メモリ。

【請求項7】
 
HfN1.3を含む電荷蓄積層、HfO2を含むトンネル層、Si(100)の積層構造を形成するステップと、
前記電荷蓄積層の上に、スパッタ時の酸素流量比を制御してFE-HfO2を含む強誘電性ブロック層を形成するステップと、
前記強誘電性ブロック層の上にゲート層を形成するステップと、
を備えることを特徴とするトランジスタの製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2019122028thum.jpg
State of application right Published
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close