TOP > 国内特許検索 > 回路診断テスト装置、及び回路診断テスト方法

回路診断テスト装置、及び回路診断テスト方法 UPDATE

国内特許コード P210017751
整理番号 OU-0399
掲載日 2021年6月3日
出願番号 特願2019-027786
公開番号 特開2020-134303
出願日 平成31年2月19日(2019.2.19)
公開日 令和2年8月31日(2020.8.31)
発明者
  • 大竹 哲史
  • 平本 悠翔郎
出願人
  • 国立大学法人大分大学
発明の名称 回路診断テスト装置、及び回路診断テスト方法 UPDATE
発明の概要 【課題】メモリ容量に制限されることなく高精度の診断テストを実施することが可能な回路診断テスト装置、及び回路診断テスト方法を提供する。
【解決手段】回路診断テスト装置は、テストパターンが設定された診断対象回路の複数のスキャンFFに出力されるクロック信号の周期を設定するクロック周期設定部と、クロック周期設定部により所定の第1周期に設定されたクロック信号が出力されたときに複数のスキャンFFから出力される応答パターンに基づいて生成された応答シグネチャと、クロック周期設定部により第1周期よりも長い第2周期に設定されたクロック信号が出力されたときに複数のスキャンFFから出力される応答パターンに基づいて生成された期待シグネチャと、を比較する診断テスト部と、を備える。
【選択図】図8
従来技術、競合技術の概要

車両運転支援システムの機能安全規格に対応するためには、車両運転支援システムに用いられる装置に組み込まれる集積回路等の自己診断技術の研究及び開発が重要となる。

例えば、特許文献1には、チップに内蔵されたBIST(Built In Self Test)回路を備えるメモリテストシステムについて記載されている。このメモリテストシステムは、チップ上のメモリをテストするために、メモリからの出力データを、テストコントローラからの期待値データと比較することでテスト結果信号を出力するコンパレータ回路を有する。そして、このメモリテストシステムは、コンパレータ回路のフリップフロップを、メモリからの出力データをラッチするシステムロジック回路のフリップフロップと共用している。

産業上の利用分野

本発明は、回路診断テスト装置、及び回路診断テスト方法に関する。

特許請求の範囲 【請求項1】
テストパターンが設定された診断対象回路の複数のスキャンFFに出力されるクロック信号の周期を設定するクロック周期設定部と、
前記クロック周期設定部により所定の第1周期に設定された前記クロック信号が出力されたときに前記複数のスキャンFFから出力される応答パターンに基づいて生成された応答シグネチャと、前記クロック周期設定部により前記第1周期よりも長い第2周期に設定された前記クロック信号が出力されたときに前記複数のスキャンFFから出力される応答パターンに基づいて生成された期待シグネチャと、を比較する診断テスト部と、
を備えることを特徴とする回路診断テスト装置。

【請求項2】
テストパターン設定回路が前記テストパターンを展開するためのシードを記憶する記憶部を更に備え、
前記診断テスト部は、前記シードを前記テストパターン設定回路に設定し、前記シードから展開される前記テストパターンに対応する応答パターンに基づいて生成された前記応答シグネチャと前記期待シグネチャとを比較する、
請求項1に記載の回路診断テスト装置。

【請求項3】
前記診断テスト部は、前記診断対象回路の同一の故障を活性化させる前記テストパターンを展開する二以上の前記シードを前記テストパターン設定回路に設定し、前記二以上の前記シードから展開される一連の前記テストパターンに対応する一連の応答パターンに基づいて生成された前記応答シグネチャと前記期待シグネチャとを比較する、
請求項2に記載の回路診断テスト装置。

【請求項4】
前記診断テスト部による比較結果が異なる場合に、前記診断対象回路に遅延故障が存在すると判定する診断部を更に備え、
前記記憶部は、前記テストパターン設定回路により同一の前記シードから展開される一連の前記テストパターンのうち、第1テストパターンによって遅延故障が活性化される前記診断対象回路の第1診断領域、及び第2テストパターンによって遅延故障が活性化される前記診断対象回路の第2診断領域、を前記シードと対応付けてそれぞれ記憶し、
前記診断テスト部は、前記シードを前記テストパターン設定回路に設定し、
前記診断部は、前記第1テストパターンに対応する応答パターンに基づいて生成された前記応答シグネチャと前記期待シグネチャとの比較結果が異なる場合に、前記第1診断領域に遅延故障が存在すると判定し、前記第2テストパターンに対応する応答パターンに基づいて生成された前記応答シグネチャと前記期待シグネチャとの比較結果が異なる場合に、前記第2診断領域に遅延故障が存在すると判定する、
請求項2に記載の回路診断テスト装置。

【請求項5】
前記記憶部は、前記シードから展開される前記テストパターンに対応する応答パターンに基づいて生成されることが期待される前診断テスト用期待シグネチャを予め記憶し、
前記シードを前記テストパターン設定回路に設定し、前記シードから展開される前記テストパターンに対応する応答パターンに基づいて生成されたシグネチャと、前記記憶部に記憶された前記前診断テスト用期待シグネチャとの比較結果に基づいて、前記診断対象回路に故障が存在するか否かを判定する前診断テスト部を更に有し、
前記診断テスト部は、前記前診断テスト部による前記診断対象回路の前診断テストの結果に応じて、前記診断対象回路の診断テストを行うか否かを判定する、
請求項2から4のいずれか一項に記載の回路診断テスト装置。

【請求項6】
前記前診断テスト部は、前記クロック周期設定部により前記第1周期に設定された前記クロック信号が出力されたときに前記複数のスキャンFFから出力される応答パターンに基づいて生成されたシグネチャと、前記前診断テスト用期待シグネチャとの比較結果が異なる場合に、前記診断対象回路に遅延故障を含む故障が存在すると判定し、
前記診断テスト部は、前記診断対象回路に遅延故障を含む故障が存在すると前記前診断テスト部によって判定された場合に、前記診断対象回路の診断テストを実施する、
請求項5に記載の回路診断テスト装置。

【請求項7】
前記前診断テスト部は、前記クロック周期設定部により前記第2周期に設定された前記クロック信号が出力されたときに前記複数のスキャンFFから出力される応答パターンに基づいて生成されたシグネチャと、前記前診断テスト用期待シグネチャとの比較結果が異なる場合に、前記診断対象回路に遅延故障以外の故障が存在すると判定し、
前記診断テスト部は、前記診断対象回路に遅延故障以外の故障が存在すると前記前診断テスト部によって判定された場合には、前記診断対象回路の診断テストを実施しない、
請求項5又は6に記載の回路診断テスト装置。

【請求項8】
前記診断テスト部による比較結果が異なる場合に、トランジスタの電源端子に供給される電圧を診断テスト前の電源電圧よりも大きくする、又は前記クロック信号の周期を診断テスト前の前記クロック信号の周期よりも長くする故障修復部を更に有する、
請求項2から7のいずれか一項に記載の回路診断テスト装置。

【請求項9】
前記クロック周期設定部により前記第1周期に設定された前記クロック信号が出力されたときに前記複数のスキャンFFから出力される応答パターンに基づいて生成された第1シグネチャと、前記クロック周期設定部により前記第1周期よりも短い第3周期に設定された前記クロック信号が出力されたときに前記複数のスキャンFFから出力される応答パターンに基づいて生成された第2シグネチャと、の比較結果が異なる場合に前記診断対象回路に故障が発生する可能性があると判定する故障予測部を更に有する、
請求項1から8のいずれか一項に記載の回路診断テスト装置。

【請求項10】
前記診断対象回路と同一のチップ内に実装された、
請求項1から9のいずれか一項に記載の回路診断テスト装置。

【請求項11】
テストパターンが設定された診断対象回路の複数のスキャンFFに出力されるクロック信号の周期を設定するクロック周期設定ステップと、
前記クロック周期設定ステップにおいて所定の第1周期に設定された前記クロック信号が出力されたときに前記複数のスキャンFFから出力される応答パターンに基づいて生成された応答シグネチャと、前記クロック周期設定ステップにおいて前記第1周期よりも長い第2周期に設定された前記クロック信号が出力されたときに前記複数のスキャンFFから出力される応答パターンに基づいて生成された期待シグネチャと、を比較する診断テストステップと、
を有することを特徴とする回路診断テスト方法。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2019027786thum.jpg
出願権利状態 公開
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記「問合せ先」まで直接お問い合わせください。


PAGE TOP

close
close
close
close
close
close
close