Top > Search of Japanese Patents > CMOS MAJORITY CIRCUIT

CMOS MAJORITY CIRCUIT commons

Patent code P020000183
File No. U1999P123
Posted date May 27, 2003
Application number P2000-038280
Publication number P2001-230665A
Patent number P3297738
Date of filing Feb 16, 2000
Date of publication of application Aug 24, 2001
Date of registration Apr 19, 2002
Inventor
  • (In Japanese)中島 康治
  • (In Japanese)佐藤 茂雄
Applicant
  • (In Japanese)学校法人東北大学
Title CMOS MAJORITY CIRCUIT commons
Abstract

PROBLEM TO BE SOLVED: To provide a large fan-in by preventing a malfunction due to the non-coincidence of conductance between transistors, in a selector circuit formed of a CMOS circuit.

SOLUTION: This circuit has a plurality of parallel-connected CMOS circuits respectively having gates to become input parts for a plurality of binary signals and has a binary signal detecting part 14, which is serially connected with current control transistors 6 and 7 of the same conductive type respectively corresponding to transistors 5 and 8 of a first gate conductive type and a second gate conductive type, respectively, constituting these CMOS circuits, an output inverter circuit 15 for generating a binary output as the majority output of the binary input signals, corresponding to a change of the potential of the node of the binary signal detecting part, and a bias circuit 13 for controlling the gates of the respective current control MOS transistors.

Outline of related art and contending technology (In Japanese)従来のディジタル回路による多数決回路は、一般に排他的論理和を複数個組み合わせることにより構成するものであった。しかし、ディジタル回路においては、多入力の多数決論理を形成する場合は複数段による構成とせざるを得ず、このため段数の増加と遅延の問題が生じていた。
この問題を解決するために、CMOSインバータ回路を用いた選択回路が提案された。しかしこの回路では、入力数が増加することによりマージンが小さくなった場合に、必要とされる精度の高い演算処理が困難であった。
そこでこの発明では、アナログ回路を含むCMOSインバータ回路を用いて多数決論理回路を構成し、製造上必然的に生ずるMOS特性のばらつきを自動的に調整する回路構成とした。これによって、多数決回路を標準的な製造方法を用いて形成されるCMOS回路素子を用いて実現でき、入力数が増加した場合でも論理の段数を増加する必要がない。また、このために並列演算が行われている多数決回路の各遅延時間は一定となる。
Field of industrial application (In Japanese)CMOSインバータを用いた多数決回路
Scope of claims (In Japanese)
【請求項1】
  複数の2値信号に対する入力部となるゲートをそれぞれ有する複数の並列接続された第1のCMOS回路を有し、前記第1のCMOS回路を構成する各第1ゲート導電型および第2ゲート導電型のトランジスタはそれぞれ対応する同一導電型の電流制御MOSトランジスタと直列接続されており、前記第1のCMOS回路の出力部がそれぞれ接続されたノードの電位が前記複数の2値信号の“1”および“0”の組み合わせによって変化する2値信号検出部と、
前記2値信号検出部の前記ノードの電位の変化に応じて、前記複数の2値信号の多数決出力である2値出力を生成する出力回路と、
前記各電流制御MOSトランジスタのゲートを制御するバイアス回路とを有することを特徴とする多数決回路。

【請求項2】
  前記出力回路は第2のCMOS回路を含み、前記第2のCMOS回路を構成する各第1ゲート導電型および第2ゲート導電型のトランジスタはそれぞれ対応する同一導電型のMOSトランジスタと直列接続されていることを特徴とする請求項1記載の多数決回路。

【請求項3】
  前記バイアス回路は第3のCMOS回路を含み、前記第3のCMOS回路を構成する第1ゲート導電型および第2ゲート導電型のトランジスタはそれぞれ対応する同一導電型のMOSトランジスタと直列接続されていることを特徴とする請求項1記載の多数決回路。

【請求項4】
  前記第3のCMOS回路およびその第1ゲート導電型および第2ゲート導電型のトランジスタと直列接続されたそれぞれ対応する同一導電型のMOSトランジスタとにより構成されるインバータ回路の反転閾値電圧が前記出力回路の反転閾値電圧に等しいことを特徴とする請求項3記載の多数決回路。

【請求項5】
  第1および第2の第1ゲート導電型MOSトランジスタと第1および第2の第2ゲート導電型MOSトランジスタとが直列に接続されており、第1の第1ゲート導電型MOSトランジスタのソースと第2の第2ゲート導電型MOSトランジスタのゲートが電源電圧に接続され、第1の第1ゲート導電型MOSトランジスタのゲートと第2の第2ゲート導電型MOSトランジスタのソースが接地されており、第2の第1ゲート導電型MOSトランジスタのゲートおよびドレインと第1の第2ゲート導電型MOSトランジスタのゲートおよびドレインが所定のバイアス電圧に接続されているバイアス回路と、
複数の並列回路を構成する、それぞれ第3および第4の第1ゲート導電型MOSトランジスタと第3および第4の第2ゲート導電型MOSトランジスタとが直列接続されており、第3の第1ゲート導電型MOSトランジスタのソースが電源電圧に接続され、第4の第2ゲート導電型MOSトランジスタのソースが接地されており、そして、第3の第1ゲート導電型MOSトランジスタのゲートおよび第4の第2ゲート導電型MOSトランジスタのゲートが接続された各入力部にはそれぞれ複数の2値入力信号が入力され、第4の第1ゲート導電型MOSトランジスタのゲートおよび第3の第2ゲート導電型MOSトランジスタのゲートはそれぞれ前記バイアス電圧と接続されており、第4の第1ゲート導電型MOSトランジスタのドレインと第3の第2ゲート導電型MOSトランジスタのドレインの結合点がノードに接続されている複数の検出回路を有する2値信号検出部と、
第5および第6の第1ゲート導電型MOSトランジスタと第5および第6の第2ゲート導電型MOSトランジスタとが直列接続されており、第5の第1ゲート導電型MOSトランジスタのソースと第6の第2ゲート導電型MOSトランジスタのゲートは電源電圧に接続され、第5の第1ゲート導電型MOSトランジスタのゲートと第6のMOSトランジスタのソースは接地されており、第6の第1ゲート導電型MOSトランジスタのゲートと第5の第2ゲート導電型MOSトランジスタのゲートは前記ノードに接続されており、そして、第6の第1ゲート導電型MOSトランジスタのドレインと第5の第2ゲート導電型MOSトランジスタのドレインの結合点が出力部に接続され多数決の結果を2値信号により出力するインバータ回路とを有することを特徴とする多数決回路。

【請求項6】
  前記バイアス電圧は前記インバータ回路の反転閾値電圧であることを特徴とする請求項5記載の多数決回路。

【請求項7】
  複数の2値信号が入力する入力層と、
前記入力層からの所定の複数の出力信号が入力する請求項1または請求項5に記載の多数決回路を含む中間層と、
前記中間層からの所定の複数の出力信号が入力する請求項1または請求項5に記載の多数決回路を含む出力層とを有する3層構成の論理演算回路。
Industrial division
  • Basic electric circuit
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

04250_08SUM.gif
State of application right Right is in force
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close