Top > Search of Japanese Patents > FORMING METHOD OF SEMICONDUCTOR MIXED CRYSTAL FILM

FORMING METHOD OF SEMICONDUCTOR MIXED CRYSTAL FILM commons

Patent code P020000294
File No. U2000P027
Posted date May 27, 2003
Application number P2000-172876
Publication number P2001-351862A
Patent number P3378912
Date of filing Jun 9, 2000
Date of publication of application Dec 21, 2001
Date of registration Dec 13, 2002
Inventor
  • (In Japanese)安田 幸夫
  • (In Japanese)財満 鎭明
  • (In Japanese)酒井 朗
  • (In Japanese)山中 章
  • (In Japanese)中塚 理
Applicant
  • (In Japanese)学校法人名古屋大学
Title FORMING METHOD OF SEMICONDUCTOR MIXED CRYSTAL FILM commons
Abstract

PROBLEM TO BE SOLVED: To provide a new method for forming a semiconductor mixed crystal film with superior crystal stability, repeatability, and continuously changing density of component elements in film thickness direction.

SOLUTION: After Ge thin film is deposited by epitaxial growth on an Si substrate, a Ti film is deposited on the Ge thin film. Then, these are treated by heat preferably at 550 to 700°C under vacuum atmosphere of 1.3×10-8 Pa for 30 min.

Outline of related art and contending technology (In Japanese)Si デバイスに代わる次世代の半導体素子として期待される超高速デバイスや量子デバイスの基幹構造として、SiGe 混晶膜は有力な候補であり、したがって、このSiGe 混晶膜の形成技術の開発が盛んに行われている。しかしながら、従来におけるこのSiGe 混晶膜の形成技術として確立されているのは、分子線エピタキシャル成長(MBE )法又は化学的気相成長(CVD )法などである。これらの方法においては、供給するSi 及びGe の量を制御することにより混晶膜の組成を制御するものであるため、混晶膜の結晶安定性及び再現性を十分に高めることが困難であった。さらには、Si 濃度及びGe 濃度が膜厚方向で連続的に変化した混晶膜を形成することは困難を極めていた。
Field of industrial application (In Japanese)この発明は、半導体混晶膜の形成方法に関し、超高速デバイスや量子デバイスの基幹構造として、Si デバイスに代わる次世代の半導体素子であるSiGe 混晶膜などの半導体混晶膜の形成方法に関するものである。
Scope of claims (In Japanese)
【請求項1】
  第1の半導体材料からなる基板上に、第2の半導体材料からなる薄膜をエピタキシャル成長によって形成した後、この薄膜上に金属膜を形成し、これらを熱処理することにより、前記第1の半導体材料、前記第2の半導体材料、及び前記金属膜の構成元素間の相互拡散を通じて、前記第1の半導体材料からなる基板と前記第2の半導体材料からなる薄膜との界面に、前記第1の半導体材料と前記第2の半導体材料とからなる混晶膜を形成することを特徴とする、半導体混晶膜の形成方法。

【請求項2】
  前記熱処理は、真空雰囲気中において、400~900℃の温度で1~120分間行うことを特徴とする、請求項1に記載の半導体混晶膜の形成方法。

【請求項3】
  前記第1の半導体材料からなる基板がSi基板であり、前記第2の半導体材料からなる薄膜がGe膜であって、前記半導体混晶膜がSiGe混晶膜であることを特徴とする、請求項1又は2に記載の半導体混晶膜の形成方法。

【請求項4】
  前記金属膜はTi膜であることを特徴とする、請求項3に記載の半導体混晶膜の形成方法。

【請求項5】
  前記熱処理における真空雰囲気は、1.3×10-8Pa以下の圧力であり、前記熱処理における温度が550~700℃であり、前記熱処理における熱処理時間が10~60分であることを特徴とする、請求項4に記載の半導体混晶膜の形成方法。

【請求項6】
  前記Ti膜の厚さが、10~200nmであることを特徴とする、請求項4又は5に記載の半導体混晶膜の形成方法。

【請求項7】
  前記Ge膜の厚さが、30~600nmであることを特徴とする、請求項6に記載の半導体混晶膜の形成方法。

【請求項8】
  前記SiGe混晶膜において、Si濃度が前記Si基板から前記Ge膜へ向かって連続的に減少するとともに、Ge濃度が前記Ge膜から前記Si基板へ向かって連続的に減少することを特徴とする、請求項3~7のいずれか一に記載の半導体混晶膜の形成方法。
Industrial division
  • Solid device
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

04270_01SUM.gif
State of application right Right is in force
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close