Top > Search of Japanese Patents > SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

Patent code P03A003420
Posted date Feb 24, 2004
Application number P2000-181229
Publication number P2001-358075A
Patent number P3430206
Date of filing Jun 16, 2000
Date of publication of application Dec 26, 2001
Date of registration May 16, 2003
Inventor
  • (In Japanese)新田 州吾
  • (In Japanese)湯川 洋平
  • (In Japanese)小嵜 正芳
  • (In Japanese)山口 栄雄
  • (In Japanese)天野 浩
  • (In Japanese)赤崎 勇
Applicant
  • (In Japanese)学校法人名城大学
Title SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD
Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device equipped with III nitride semiconductor regions of different conductivity in the direction of a plane and a semiconductor device manufactured through the same.

SOLUTION: An AlN buffer layer 2, an undoped GaN base layer 3, a first n-AlGaN semiconductor layer 4, and a second n+-GaN semiconductor layer 5 are successively formed on a sapphire substrate 1. Then, an opening 10 is provided by reactive ion etching. Then, the second semiconductor layer 5 is heated up to, preferably 600 to 1300°C to fill up the opening 10, inducing mass transport.

Outline of related art and contending technology (In Japanese)III族窒化物半導体はInNの1.9eVからAlNの6.2eV まで広い範囲での直接遷移型バンドギャップを有することから、可視から紫外領域での発光・受光素子の材料として期待されている。これまでにIII族窒化物半導体を用いてなる青、緑、紫色の発光ダイオードが実用化されるとともに、多くのグループから次世代DVD用ピックアップとして有望な、紫色レーザダイオードの室温連続発振の報告が成されている。また、III族窒化物半導体は、可視光に反応しない紫外線検出器等の受光素子への応用という点においても期待を集めている。さらに上記窒化物半導体は、SiCやダイヤモンド同様にワイドギャップ半導体であることから、高耐圧、高周波、高温動作の電子デバイス、パワーデバイスとしてもきわめて重要である。従来、電子デバイスの殆どはSi系もしくはGaAs系のスイッチングデバイスが用いられている。しかし特にSi系のデバイスでは,その集積度やオン抵抗などの特性はその眼界に近づいている。またSiを用いたデバイスはその使用温度の上限が125℃であるとされており、GaAs系でも200℃以上ではスイッチング速度などの特性が著しく低下する。そこで更なる高温、ハイパワー、高速動作、高集積密度などを実現する次世代高性能電子デバイスの材料として、ワイドギャップ半導体のひとつであるGaN系III族窒化物半導体が注目されている。一般に半導体素子の作製にはn型及びp型の伝導性制御が不可欠である。III族窒化物半導体の結晶成長には、主として有機金属化合物気相成長(MOVPE)法が用いられている。この場合においては、母体結晶の気相成長中にドナーもしくはアクセプタ不純物を同時供給し、これによって上記n型及びp型の伝導性制御を実施している。そして、この方法によって作製した多層構造を用いることにより、発光ダイオード、レーザダイオード、MESFET、HEMT(またはMODFET)、HBT等が作製されている。
Field of industrial application (In Japanese)半導体素子の製造方法及び半導体素子に関し、さらに詳しくは面内方向に異なる導電型の複数の半導体領域を具える、半導体素子の製造方法及びその半導体素子
Scope of claims (In Japanese)
【請求項1】
  半導体素子の製造方法であって、基板上に、少なくともAlを含むIII族窒化物半導体からなる第1の半導体層を形成する工程と、前記第1の半導体層上に、前記少なくともAlを含むIII族窒化物半導体とは異なる導電型の、Alを除くIII族窒化物半導体からなる第2の半導体層を形成する工程と、前記第1の半導体層及び前記第2の半導体層を部分的に除去し、前記第1の半導体層及び前記第2の半導体層に前記第2の半導体層を貫通してなる開口部を形成する工程と、前記第2の半導体層を所定の温度に加熱することによりマストランスポートを生じさせ、前記開口部を埋設する工程と、を含み、これによって前記基板の面内方向に、相異なる導電型の、前記少なくともAlを含むIII族窒化物半導体からなる領域と、前記Alを除くIII族窒化物半導体からなる領域とを形成することを特徴とする、半導体素子の製造方法。
【請求項2】
  前記第2の半導体層の加熱温度が、600~1300℃であることを特徴とする、請求項1に記載の半導体素子の製造方法。
【請求項3】
  半導体素子の製造方法であって、基板上に、少なくともAlを含むIII族窒化物半導体からなる第1の半導体層を形成する工程と、前記第1の半導体層上に、Alを除くIII族窒化物半導体からなる第2の半導体層を形成する工程と、前記第1の半導体層及び前記第2の半導体層を部分的に除去し、前記第1の半導体層及び前記第2の半導体層に前記第2の半導体層を貫通してなる開口部を形成する工程と、前記第2の半導体層を所定の温度に加熱することによりマストランスポートを生じさせ、前記開口部を埋設する工程と、前記第2の半導体層の加熱中において、前記第2の半導体層に対してドーパントを供給し、前記第2の半導体層を前記第1の半導体層と異なる導電型に形成する工程と、を含み、これによって前記基板の面内方向に、互いに異なる導電型の、前記少なくともAlを含むIII族窒化物半導体からなる領域と、前記Alを除くIII族窒化物半導体からなる領域とを形成することを特徴とする、半導体素子の製造方法。
【請求項4】
  前記第2の半導体層の加熱温度が、600~1300℃であることを特徴とする、請求項3に記載の半導体素子の製造方法。
【請求項5】
  前記第2の半導体層の加熱中において、V族源を供給することを特徴とする、請求項1~4のいずれか一に記載の半導体素子の製造方法。
【請求項6】
  前記V族源は、アンモニアであることを特徴とする、請求項5に記載の半導体素子の製造方法。
【請求項7】
  前記V族源の供給はキャリアガスで搬送することによって行うことを特徴とする、請求項5又は6に記載の半導体素子の製造方法。
【請求項8】
  前記キャリアガスは、水素ガス、窒素ガス、及び不活性ガスの少なくとも一種から構成されることを特徴とする、請求項7に記載の半導体素子の製造方法。
【請求項9】
  前記開口部の形成は、反応性イオンエッチングにより行うことを特徴とする、請求項1~8のいずれか一に記載の半導体素子の製造方法。
【請求項10】
  半導体素子の製造方法であって、基板上に、少なくともAlを含むIII族窒化物半導体からなる第1の半導体層を所定のマスクを介して形成する工程と、前記第1の半導体層上に、前記少なくともAlを含むIII族窒化物半導体とは異なる導電型の、Alを除くIII族窒化物半導体からなる第2の半導体層を前記マスクを介して形成する工程と、前記第2の半導体層を所定の温度に加熱することによりマストランスポートを生じさせ、前記第1の半導体層及び前記第2の半導体層の、前記マスクが存在する部分に形成された開口部を埋設する工程と、を含み、これによって前記基板の面内方向に、相異なる導電型の、前記少なくともAlを含むIII族窒化物半導体からなる領域と、前記Alを除くIII族窒化物半導体からなる領域とを形成することを特徴とする、半導体素子の製造方法。
【請求項11】
  前記第2の半導体層の加熱温度が、600~1300℃であることを特徴とする、請求項10に記載の半導体素子の製造方法。
【請求項12】
  前記第2の半導体層の加熱中において、V族源を供給することを特徴とする、請求項10又は11に記載の半導体素子の製造方法。
【請求項13】
  前記V族源は、アンモニアであることを特徴とする、請求項12に記載の半導体素子の製造方法。
【請求項14】
  前記V族源の供給はキャリアガスで搬送することによって行うことを特徴とする、請求項12又は13に記載の半導体素子の製造方法。
【請求項15】
  前記キャリアガスは、水素ガス、窒素ガス、及び不活性ガスの少なくとも一種から構成されることを特徴とする、請求項14に記載の半導体素子の製造方法。
【請求項16】
  前記基板と前記第1の半導体層との間に、下地層を設けたことを特徴とする、請求項1~15のいずれか一に記載の半導体素子の製造方法。
【請求項17】
  前記開口部は、前記第1の半導体層及び前記第2の半導体層を貫通して、前記下地層まで至るように形成することを特徴とする、請求項16に記載の半導体素子の製造方法。
【請求項18】
  前記基板と前記下地層との間に、緩衝層を設けたことを特徴とする、請求項16又は17に記載の半導体素子の製造方法。
【請求項19】
  請求項1~18のいずれか一に記載の方法によって作製された、面内方向において、相異なる導電型のIII族窒化物半導体からなる、複数の半導体領域を具えることを特徴とする、半導体素子。
【請求項20】
  請求項1~18のいずれか一に記載の方法によって作製された、面内方向において、少なくともAlを含むIII族窒化物半導体領域と、これと異なる導電型のAlを除くIII族窒化物半導体領域とを具えることを特徴とする、HEMT。
【請求項21】
  請求項1~18のいずれか一に記載の方法によって作製された、面内方向において、少なくともAlを含むIII族窒化物半導体領域と、これと異なる導電型のAlを除くIII族窒化物半導体領域とを具えることを特徴とする、HBT。
【請求項22】
  請求項1~18のいずれか一に記載の方法によって作製された、面内方向において、少なくともAlを含むIII族窒化物半導体領域と、これと異なる導電型のAlを除くIII族窒化物半導体領域とを具えることを特徴とする、サイリスタ。
Industrial division
  • Solid device
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

06660_01SUM.gif
State of application right Right is in force
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close