Top > Search Research paper > (In Japanese)超大規模LSIを効率良く利用する超細粒度並列処理

(In Japanese)超大規模LSIを効率良く利用する超細粒度並列処理

Research report code R070000230
File No. R070000230
Posted date Apr 11, 2008
Researchers
  • (In Japanese)井口 寧
Affiliation
Report name (In Japanese)超大規模LSIを効率良く利用する超細粒度並列処理
Technology summary (In Japanese)近年,VLSIの集積度は急速に向上しており,半導体の集積度に対する有名なムーアの法則では,およそ18ケ月で2倍になると言われています。最新の半導体では1チップで約1億ゲート相当ですが,このまま集積度が向上すれば,5年後には10倍の10億ゲートのコンピュータチップが出現すると予想されます。これまでのところコンピュータのCPUチップの性能もゲート数の増加に伴って向上していますが,CPUチップ上の回路に占める演算器の回路量は,現在では既に全体の数%と非常に小さくなっていて,今後はCPUチップの回路量が増加しても,それに比例する処理性能の向上は困難だと考えられます。一方で,多数のマイクロプロセッサを結合した超並列計算機は,自然科学分野におけるシミュレーションなどの多くの分野で,大規模な計算を高速に実行することができる計算機として盛んに研究され,研究並列処理に関する技術が蓄積されてきました。しかし従来のCPUを結合した超並列システムは,CPUチップ内の処理速度に比べてチップ間の通信速度が非常に低速なため,データや処理の分割の粒度が非常に粗くなり,効率良く並列実行可能なアプリケーションが限られるという問題があります。そこで本研究では,これまでの超並列処理技術をVLSIチップの回路設計に適用することによって,VLSIチップ内の大規模な論理回路上に高並列な演算回路を合成し,VLSIの論理回路量の増加を処理性能の向上に結び付けるための手法について研究しました。近年では,ハードウェア回路の設計手段として,C言語に近い記述で論理回路を設計可能なCレベル設計ツール等が開発され,利用されるようになっています。しかし,これらの処理系は通常コンパクトな回路を合成するための最適化がなされているため,そのままでは高い並列性を持った回路を合成することは困難です。そこで本研究では,元のプログラムに含まれる並列性を解析・抽出し,Cレベル設計ツールが並列演算回路を合成できるように,ディレクティブ(並列化指示)を挿入したりループを展開することによって,ソフトウェア・アルゴリズムを高い並列性を持つ演算回路として展開するアプローチを採りました。プログラムは,ディレクティブやループ展開などによって並列性を陽に含む記述に変換された後,Cレベル設計ツールや配置配線ツールによって並列演算器を含むハードウェア回路として展開できるので,VLSIチップ上に並列演算回路を容易に構築できます。超並列計算機での並列性解析の知見を大規模VLSI上での回路設計に導入することによって,将来の大規模VLSIチップのための超細粒度並列処理の実現を試みました。
Drawing

※Click image to enlarge.

R070000230_01SUM.gif R070000230_02SUM.gif R070000230_03SUM.gif
Research field
  • Arithmetic systems
Published papers related (In Japanese)(1) 榊原憲宏,井口寧,“FPGAを用いたオーディオ電子透かしの超高速検出”,信学論(条件付採録)
(2) Yuanyuan Zhang, Yasushi Inoguchi,“Influence of Inaccurate Performance Prediction on Task Scheduling in a Grid Environment”, IEICE Transaction Special Issue on Parallel/Distributed Computing and Networking, Vol.E89-D, No. 2, (Accepted)
(3) M.M. Hafizur RAHMAN, Yasushi Inoguchi and Susumu Horiguchi,“Modified Hierarchical 3D-Torus Network”, IEICE Transaction on Infomation System, Vol.E88-D, No.2, pp.177-186, Feb. 2005
(4) 井口寧,松澤照男,堀口進,“温度予測モデルを用いた重み付けシフトによるウェーハスタック実装の放熱”,情処 数理モデル化と応用 論文誌,Vol. 44,No. SIG 14( TOM),pp.81-90,Nov.,2003
(5) 井口寧,堀口進,“1次元再帰シフトトーラス相互結合網の拡張”,情処論,Vol. 44,No. 6,pp. 1521-1524,Jun,2003
(6) 井口寧,松澤照男,堀口進,“ウェーハスタック実装の温度予測モデル”,情処 数理モデル化と応用 論文誌,Vol. 44,No. SIG 7 (TOM8), pp. 1-11, May, 2003
(7) Wei Sun and Yasushi Inoguchi,“A Scheduler for Local Grid Resource Domain in High Throughput Environment”,IASTED International Conference on Parallel and DistributedComputing and Networks (PDCN 2006), (Accepted)
(8) V.T. Le, X. Jiang, S. Horiguchi, Y. Inoguchi,“A New Fitness Function for GA-based Dynamic RWA Algorithms in Optical WDM Networks”, Proc. In IEEE International Conference on Networks, Nov. 16-18, 2005, (Accepted)
(9) Yuanyuan Zhang, Yasushi Inoguchi,“Influence of Performance Prediction Inaccuracy on Task Scheduling in Grid Environment”, Proc. in 7th Asia Pacific Web Conference (AP-WEB05), pp. 838-844, Mar. 2005
(10) 宮子陽一,井口寧,堀口進,“時間評価型オプティカルフローの並列抽出法”,情処 HPCS 2005, P2-4, pp. 8-8,Jan. 2005
(11) Yuanyuan Zhang, Yasushi Inoguchi and Hong Shen,“A Dynamic Task Scheduling Algorithm for Grid Ccmputing System”, Proc. in Second International Symposium on Parallel Distributed Processing and Application (ISPA04), IEEE, ACM, IPSJ, and Springer, pp. 578-583, Dec., 2004
(12) Y. Inoguchi,“Outline of the Ultra Fine Grained Parallel Processing by FPGA”, Proc. in IPSJ and IEEE, High Performance Computing in Asia Conference 2004, Workshop on Reconfigurable System for HPC, pp. 434-441, Jul., 2004
(13) 榊原憲宏,井口寧,“FPGAを用いたオーディオ電子透かしの検出”,信学技報,CPSY2004-80,pp.25-30,Jan.26, 2005
(14) 井口寧,“FPGAを用いた超細粒度並列処理の概要”,信学技報,第一回 リコンフィギャラブル研究会 論文集,pp.1-6, Sep.18, 2003
(15) 井口寧,榊原憲広,“FPGAを用いた音楽向け電子透かしのリアルタイム検出とインターネットにおける健全なファイル交換”,第二回 Cray HPCカンファレンス,大手町サンケイプラザ,Oct. 4,2005
(16) 井口寧,榊原憲広,“FPGAを用いた音楽向け電子透かしのリアルタイム検出とインターネットを介したファイル交換の健全化”,日本セロックシカ テクノロジーセミナー,ホテルパシフィック東京,Jul. 26,2005
Research project
  • Precursory Research for Embryonic Science and Technology.;Information and Systems
Information research report
  • (In Japanese)井口 寧. 超大規模LSIを効率良く利用する超細粒度並列処理. 個人型研究さきがけタイプ研究報告会 先進情報システムとその構成に向けて 「機能と構成」領域 講演要旨集 第Ⅲ期研究者(研究期間2002-2005), 2005. p.61 - 70.
Application patent   patent IPC(International Patent Classification)
( 1 ) (In Japanese)国立研究開発法人科学技術振興機構, . (In Japanese)井口 寧, 榊原 憲宏, . ELECTRIC WATERMARK DETECTING DEVICE, RELAY DEVICE CONTAINING THE SAME, AND ELECTRIC WATERMARK DETECTING METHOD. P2006-050380A. Feb 16, 2006
  • H04N   1/387    
  • G06T   1/00     
  • H04N   1/00     

PAGE TOP