Top > Quick Search > Search Technology seeds > HARDWARE DESCRIPTION LANGUAGE SYNTHESIS TOOL AND DESIGN METHOD USING IT FOR INTEGRATED CIRCUIT

HARDWARE DESCRIPTION LANGUAGE SYNTHESIS TOOL AND DESIGN METHOD USING IT FOR INTEGRATED CIRCUIT

Seeds code S100004057
Posted date Dec 6, 2010
Researchers
  • (In Japanese)北川 章夫
  • (In Japanese)尾形 秀範
  • (In Japanese)秋田 純一
Name of technology HARDWARE DESCRIPTION LANGUAGE SYNTHESIS TOOL AND DESIGN METHOD USING IT FOR INTEGRATED CIRCUIT
Technology summary (In Japanese)所定のマイクロプロセッサで実行可能なC言語などの標準的な高級レベル言語(HLL)のプログラムP1を、そのマイクロプロセッサのコンパイラによるコンパイル工程(S10)により、アセンブリレベル言語プログラム(ALL)P2に変換する。次に、HDL合成ツールP10は、アセンブリレベル合成工程(S14)により、コンパイルされたALLプログラムP2の命令コードを、HDLで記述したソフトウエアファイルP3に変換する。そして、HDLで記述されたソフトウエアファイルP3とハードウエアファイルP4とをロジック・シンセサイザで論理合成し(S14)、集積回路のネットリストP6を生成する。現在普及しているロジック・シンセサイザを利用することで、HDL記述の両ファイルP3、P4をネットリストP6に変換することができる。その後、レイアウトツールによる自動レイアウト工程(S16)により、ネットリストP6からレイアウトデータP7が生成され、レイアウトデータP7を利用してLSIプロセス(S18)により専用の集積回路装置P8が生成される。
Drawing

※Click image to enlarge.

thum_2004-260466.gif
Research field
  • General‐purpose programming language
  • CAD, CAM
  • Semiconductor integrated circuit
Seeds that can be deployed (In Japanese)C言語などの高位レベル言語で記述されたプログラムから、自動的にハードウエア記述言語で記述されたハードウエア設計ファイルを形成することができるハードウエア記述言語合成ツールを提供する。
高位レベル言語プログラムをアセンブリレベル言語プログラムの命令コードに変換した後、ハードウエア記述言語で記述したプロセッサソフトウエアファイルに変換するので、1対1でハードウエア記述言語で記述したハードウエア設計ファイルに置き換えることができ、検証やシミュレーションを行う必要がなくなる。
Usage Use field (In Japanese)ハードウエア記述言語合成ツール、半導体集積回路の設計方法
Application patent   patent IPC(International Patent Classification)
( 1 ) (In Japanese)国立大学法人金沢大学, . (In Japanese)北川 章夫, 尾形 秀範, 秋田 純一, . HARDWARE DESCRIPTION LANGUAGE SYNTHESIS TOOL AND DESIGN METHOD USING IT FOR INTEGRATED CIRCUIT. P2006-079226A. Mar 23, 2006
  • G06F  17/50     

PAGE TOP