変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体
| シーズコード | S130009993 | ||
|---|---|---|---|
| 掲載日 | 2013年6月5日 | ||
| 研究者 |
|
||
| 技術名称 | 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 | ||
| 技術概要 | 変換装置４００は、テストベクトル集合の各テストベクトルを構成する論理ビットのうちの一部のみからドントケアとできるドントケアビットを特定するようにするために、スキャン回路に含まれるスキャンセルの出力において、スキャンキャプチャの前と後の論理値の相違数が削減されるように定められる条件によりドントケアビットにしてもよい１つ又は複数の候補ビット、及び、ドントケアビットにしてはならない１つ又は複数の固定ビットを設定する設定手段４０２と、設定手段４０２が設定した候補ビットのみから特定されたドントケアビットを含むテストキューブに対して、ドントケアビットを含む入力ビットと出力ビットからなる複数のビットペア間における関係であって値が一致するか不一致であるか又は一致か不一致かが未定であることについての互いの依存関係を考慮して、スキャン回路に含まれるスキャンセルの出力において、スキャンキャプチャの前と後の論理値の相違数が効果的に削減されるという目的を達成するために必要な論理値をドントケアビットに決定する決定手段４０４とを備えている。 | ||
|
画像
※ 画像をクリックすると拡大します。 |
|
||
| 研究分野 |
|
||
| 展開可能なシーズ |
フルスキャン順序回路に含まれるスキャンセルの出力について、スキャンキャプチャの前後において発生する論理値の相違が低減されるようなテストベクトル集合の変換を行う変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体を提供する。 論理回路におけるフルスキャン順序回路に含まれるスキャンセルの出力について、スキャンキャプチャの前後において発生する論理値の相違がより効果的に低減させることができる。それにより、スキャンキャプチャ時の消費電力を抑えることで、誤テストを回避できる。従って、本来正常な動作を行う半導体論理回路をテストにおいて不良品として廃棄するような良品率の低下を解消することができる。 |
||
| 用途利用分野 | 変換装置、半導体論理回路 | ||
| 出願特許 | 特許 | 国際特許分類(IPC) | |
| ( 1 ) | 国立大学法人九州工業大学， . 温 暁青， 梶原 誠司， 宮瀬 絋平， 皆本 義弘， 伊達 博， . 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体. 特開2007-155339. 2007-06-21 |
|
|
英語項目の表示
| 技術名称 | TRANSFORMING DEVICE, TRANSFORMING METHOD, PROGRAM RUN BY COMPUTER FOR EXECUTING THIS TRANSFORMING METHOD, AND RECORDING MEDIUM STORING THIS PROGRAM |
|---|---|
| 研究分野 |
|
『 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 』に関するお問合せ
- 国立研究開発法人科学技術振興機構（ＪＳＴ） 知的財産マネジメント推進部
- URL: http://www.jst.go.jp/chizai/
-
E-mail:
- Address:〒102-8666 東京都千代田区四番町5-3
- TEL:03-5214-8293
- FAX:03-5214-8476
※ 同じキーワードでJ-STORE内を検索することが出来ます。→ J-STORE内を検索
